CN219778872U - 芯片封装单元 - Google Patents

Abstract

本实用新型公开一种芯片封装单元，该芯片封装单元是由印刷电路板母板上所分割形成，其包含具有至少一芯片的印刷电路板，该印刷电路板的第一表面上设有至少一第一线路层与各芯片电性连接，该第一表面的相对的第二表面上设有至少一第二线路层，该印刷电路板的至少一侧边上设有至少一第三线路层并位于相邻两个该芯片封装单元之间的切割区处，各第一线路层是通过各第三线路层与各第二线路层电性连接，使各芯片能通过各第三线路层由该第二表面向外电性连接，以降低芯片封装厚度而满足产品追求轻薄短小的趋势，并且减少制造端成本。

Description

芯片封装单元

技术领域

本实用新型有关于一种芯片封装单元，尤其是指一种将一线路层设在一印刷电路板的一侧边上供该印刷电路板上所设的一芯片能通过该线路层由该表面电性连接至该印刷电路板的背面而向外电性连接的芯片封装单元。

背景技术

在芯片封装领域中，一种现有的芯片封装单元是将芯片焊接并固定于印刷电路板(基板)上，再通过该印刷电路板上所设计的各线路层及/或该印刷电路板表面至背面的各导通孔以使该芯片能由该印刷电路板的表面电性连接至背面并向外电性连接，故现有的该芯片封装单元的该印刷电路板上的各线路层设计相对复杂化，例如各导通孔的设置位置相对会影响到该印刷电路板上各线路层的设计，使得现有的该芯片封装单元的该印刷电路板上各线路层的设计无法满足目前芯片封装产品追求轻薄短小的趋势，而且不容易降低制造端的成本。

因此，一种能使芯片能由印刷电路板的表面向背面方向电性连接并且降低制造端成本的芯片封装单元，为目前相关产业的迫切期待。

实用新型内容

本实用新型的主要目的在于提供一种芯片封装单元，该芯片封装单元是由印刷电路板母板上所分割形成，其包含具有至少一芯片的印刷电路板，该印刷电路板的第一表面上设有至少一第一线路层与各芯片电性连接，该第一表面的相对的第二表面上设有至少一第二线路层，该印刷电路板的至少一侧边上设有至少一第三线路层并位于相邻两个该芯片封装单元之间的切割区处，各第一线路层是通过各第三线路层与各第二线路层电性连接，使各芯片能通过各第三线路层由该第二表面向外电性连接，有效地解决现有的芯片封装的厚度难以有效降低及制造端成本较高的问题。

为达成上述目的，本实用新型提供一种芯片封装单元，该芯片封装单元具有一第一表面及一相对于该第一表面的第二表面，该芯片封装单元包含一印刷电路板、至少一芯片、至少一第一线路层、至少一第二线路层及至少一第三线路层；其中该印刷电路板包含有至少一侧边、一第一表面及一相对于该第一表面的第二表面；其中该至少一芯片是位于该印刷电路板的该第一表面处并与该印刷电路板电性连接，该至少一芯片包含有一第一表面及一相对于该第一表面的第二表面，该至少一芯片的第一表面处设有至少一晶垫供该至少一芯片向外电性连接；其中该至少一第一线路层是设于该印刷电路板的该第一表面上并通过该至少一晶垫与该至少一芯片电性连接，该至少一第一线路层包含有至少一侧边，该至少一第一线路层的该至少一侧边是与该印刷电路板的该至少一侧边位于同一侧；其中该至少一第二线路层是设于该印刷电路板的该第二表面上，该至少一第二线路层包含有至少一侧边及至少一连接点，该至少一第二线路层的该至少一侧边是与该至少一第一线路层的该至少一侧边位于同一侧，该至少一第二线路层的该至少一连接点是供该至少一第二线路层向外电性连接；其中该至少一第三线路层是设于该至少一第一线路层及该至少一第二线路层之间并与该至少一第一线路层及该至少一第二线路层电性连接，且该至少一第三线路层是设于该印刷电路板的该至少一侧边、该至少一第一线路层的该至少一侧边及该至少一第二线路层的该至少一侧边上；其中该印刷电路板上的该至少一芯片是通过该至少一第三线路层与该至少一第二线路层电性连接；其中该印刷电路板上的该至少一芯片是通过该至少一第二线路层的该至少一连接点向外电性连接；其中该芯片封装单元更是由一印刷电路板母板上进行一切割作业所分别切割形成的，该印刷电路板母板具有一第一表面及一相对于该第一表面的第二表面，其中该印刷电路板母板上具有多个该芯片封装单元阵列地相邻排列，相邻两个该芯片封装单元之间具有一切割区，每一该切割区上具有由该第一表面轴向贯穿至该第二表面的至少一导通孔，该至少一导通孔是位于每一该芯片封装单元的该印刷电路板的该至少一侧边、该至少一第一线路层的该至少一侧边及该至少一第二线路层的该至少一侧边的外缘处，该至少一导通孔内包含有一轴向连接线路，且每一该轴向连接线路是与每一该芯片封装单元的该至少一第一线路层的各导接线路及该至少一第二线路层的各导接线路电性连接，其中该切割作业是通过切割工具沿着该印刷电路板母板的每一该切割区切割该印刷电路板母板，以使每一该切割区上在切割后形成一宽径小于每一该切割区的切割道，且每一该切割道形成的同时将一部分的多个该导通孔及一部分的多条该轴向连接线路一同切除，未被切除的一部分的多条该轴向连接线路连同未被切除的一部分的多个该导通孔保留在多个该芯片封装单元的外缘处并以此构成多个该芯片封装单元的该至少一第三线路层，以降低芯片封装厚度及减少制造端成本。

在本实用新型一较佳实施例中，该印刷电路板母板上的该至少一导通孔的孔径进一步是大于每一该切割道的宽径。

在本实用新型一较佳实施例中，该印刷电路板上进一步包含有至少一芯片凹槽供嵌入该至少一芯片。

在本实用新型一较佳实施例中，该印刷电路板的该第一表面与该至少一芯片的该第一表面齐平。

在本实用新型一较佳实施例中，该至少一芯片与该至少一第一线路层之间进一步包含有至少一第四线路层，该至少一第四线路层是通过该至少一芯片的该至少一晶垫与该至少一芯片电性连接，该至少一第四线路层包含有至少一与该印刷电路板的该至少一侧边位于同一侧的侧边，且该至少一第四线路层的该至少一侧边上设有该至少一第三线路层与该至少一第四线路层电性连接；其中至少一该芯片进一步能由该至少一第四线路层电性连接至该至少一第二线路层。

在本实用新型一较佳实施例中，该至少一第一线路层进一步包含一介电层；其中该至少一第二线路层进一步包含一介电层。

附图说明

图1为本实用新型的芯片封装单元的侧面剖视平面示意图。

图2为本实用新型的印刷电路板母板的局部侧面剖视平面示意图。

图3为图2的局部放大示意图。

图4为本实用新型的印刷电路板母板的上视平面示意图。

图5为图4的局部放大示意图。

图6为本实用新型的芯片封装单元的上视平面示意图。

图7为透视至芯片封装单元的芯片所处的阶层的上视平面示意图。

图8为透视至芯片封装单元的第二线路层所处的阶层的上视平面示意图。

附图标记说明：1-芯片封装单元；1a-第一表面；1b-第二表面；10-印刷电路板；10a-第一表面；10b-第二表面；11-侧边；12-芯片凹槽；20-芯片；20a-第一表面；20b-第二表面；21-晶垫；30-第一线路层；31-侧边；32-介电层；40-第二线路层；41-侧边；42-连接点；43-介电层；50-第三线路层；60-第四线路层；61-侧边；2-印刷电路板母板；2a-第一表面；2b-第二表面；2c-切割区；2d-导通孔；2e-轴向连接线路；2f-切割道。

具体实施方式

配合图示，将本实用新型的结构及其技术特征详述如下，其中各图示只用以说明本实用新型的结构关系及相关功能，因此各图示中各元件的尺寸并非依实际比例画制且非用以限制本实用新型。

参考图1，本实用新型提供一种芯片封装单元1，其具有一第一表面1a及一相对于该第一表面1a的第二表面1b，该芯片封装单元1包含一印刷电路板10、至少一芯片20、至少一第一线路层30、至少一第二线路层40及至少一第三线路层50。

该印刷电路板10包含有至少一侧边11、一第一表面10a及一相对于该第一表面10a的第二表面10b如图1所示。

各芯片20是位于该印刷电路板10的该第一表面10a处并与该印刷电路板10电性连接如图1及图7所示，各芯片20包含有一第一表面20a及一相对于该第一表面20a的第二表面20b如图1所示，各芯片20的第一表面20a处设有至少一晶垫21供各芯片20向外电性连接如图1及图7所示；在图1所示的实施例中，各晶垫21数量为两个但不限制。

各第一线路层30是设于该印刷电路板10的该第一表面10a上并通过各晶垫21与各芯片20电性连接如图1所示，各第一线路层30包含有至少一侧边31，各第一线路层30的各侧边31是与该印刷电路板10的各侧边11位于同一侧如图1所示；其中各第一线路层30进一步包含一介电层32但不限制如图1所示。

各第二线路层40是设于该印刷电路板10的该第二表面10b上如图1所示，各第二线路层40包含有至少一侧边41及至少一连接点42，各第二线路层40的各侧边41是与各第一线路层30的各侧边31位于同一侧如图1所示，各第二线路层40的各连接点42是供各第二线路层40向外电性连接如图1及图8所示；其中各第二线路层40进一步包含一介电层43但不限制如图1所示；在图1所示的实施例中，各连接点42数量为两个但不限制。

各第三线路层50是设于各第一线路层30及各第二线路层40之间并与各第一线路层30及各第二线路层40电性连接如图1所示，且各第三线路层50是设于该印刷电路板10的各侧边11、各第一线路层30的各侧边31(如图6所示)及各第二线路层40的各侧边41(如图8所示)上如图1所示。

该印刷电路板10上的各芯片20是通过各第三线路层50与各第二线路层40电性连接如图1所示。

该印刷电路板10上的各芯片20是通过各第二线路层40的各连接点42向外电性连接如图1所示。

此外，该印刷电路板母板2上的各导通孔2d的孔径进一步是大于各切割道2f的宽径但不限制如图3及图5所示。

参考图1及图7，该印刷电路板10上进一步包含有至少一芯片凹槽12供嵌入各芯片20但不限制，有助于降低芯片封装产品的厚度；其中该印刷电路板10的该第一表面10a与各芯片20的该第一表面20a齐平但不限制如图1所示，以利于符合半导体产品追求轻薄短小的趋势。

参考图1，各芯片20与各第一线路层30之间进一步包含有至少一第四线路层60但不限制，各第四线路层60是通过各芯片20的各晶垫21与各芯片20电性连接如图1及图7所示，各第四线路层60包含有至少一与该印刷电路板10的各侧边11位于同一侧的侧边61如图1所示，且各第四线路层60的各侧边61上设有各第三线路层50与各第四线路层60电性连接如图1及图7所示；其中各芯片20进一步能由各第四线路层60电性连接至各第二线路层40但不限制如图1及图7所示，以此，各芯片20的电性连接的线路设计得以更加地多元化，使得各芯片20能进一步选择由各第一线路层30(如图1所示)或各第四线路层60(如图1及图7所示)以向外电性连接，除了降低制造端线路设计的困难度，更能增加产品的市场竞争力。

本实用新型的该芯片封装单元1可以通过如下芯片封装单元的制造方法所完成，但不限制，该制造方法包含下列步骤：

步骤S1：提供一印刷电路板母板2，该印刷电路板母板2具有一第一表面2a及一相对于该第一表面2a的第二表面2b如图2及图3所示，且该印刷电路板母板2上具有多个芯片封装单元1阵列地相邻排列如图2及图4所示，各芯片封装单元1是包含有至少一芯片20、至少一第一线路层30及至少一第二线路层40如图2所示；其中各芯片20是位于该印刷电路板母板2的该第一表面2a处并与该印刷电路板母板2电性连接如图2所示，各芯片20包含有一第一表面20a及一相对于该第一表面20a的第二表面20b，各芯片20的第一表面20a处设有至少一晶垫21供各芯片20向外电性连接如图1所示；其中各第一线路层30是设于该印刷电路板母板2的该第一表面2a上并通过各晶垫21与各芯片20电性连接如图2所示，各第一线路层30包含有至少一侧边31，各第一线路层30的各侧边31是与该印刷电路板10的各侧边11位于同一侧如图1所示；其中各第二线路层40是设于该印刷电路板母板2的该第二表面2b上如图2所示，各第二线路层40包含有至少一侧边41及至少一连接点42，各第二线路层40的各侧边41是与各第一线路层30的各侧边31位于同一侧，各第二线路层40的各连接点42是供各第二线路层40向外电性连接如图1所示；其中相邻两个该芯片封装单元1之间具有一切割区2c如图2及图4所示，各切割区2c上具有由该第一表面2a轴向贯穿至该第二表面2b的至少一导通孔2d如图2及图3所示，各导通孔2d是位于各芯片封装单元1的各第一线路层30的各侧边31及各第二线路层40的各侧边41的外缘处如图2及图3所示，各导通孔2d内包含有一轴向连接线路2e如图2至图5所示，且各轴向连接线路2e是与各片封装单元1的各第一线路层30及各第二线路层40电性连接如图2及图3所示。

步骤S2：利用切割工具沿着该印刷电路板母板2的各切割区2c切割该印刷电路板母板2，各切割区2c上在切割后形成一宽径小于各切割区2c的切割道2f如图2至图5所示，且各切割道2f形成的同时将一部分的各导通孔2d及一部分的各轴向连接线路2e一同切除，未被切除的一部分的各轴向连接线路2e连同未被切除的一部分的各导通孔2d保留在各芯片封装单元1的外缘处并以此构成各芯片封装单元1的至少一第三线路层50如图2及图3所示，其中各第三线路层50是设于各第一线路层30及各第二线路层40之间并与各第一线路层30及各第二线路层40电性连接，且各第三线路层50是设于各第一线路层30的各侧边31及各第二线路层40的各侧边41上如图1所示。

步骤S3：该印刷电路板母板2切割完成后形成多个该芯片封装单元1，各芯片封装单元1具有一第一表面1a及一相对于该第一表面1a的第二表面1b如图1所示；其中各芯片封装单元1还包含有一印刷电路板10如图1所示，该印刷电路板10是包含有至少一侧边11、一第一表面10a及一相对于该第一表面10a的第二表面10b如图1所示，该印刷电路板10的各侧边11上具有各第三线路层50如图1所示，该印刷电路板10的该第一表面10a处设有各芯片20，且该印刷电路板10的该第一表面10a上设有各第一线路层30如图1所示，该印刷电路板10的该第二表面10b上设有各第二线路层40如图1所示；其中该印刷电路板10上的各芯片20是通过各第三线路层50与各第二线路层40电性连接如图1所示；其中各芯片20是通过各第二线路层40的各连接点42向外电性连接如图1所示。

本实用新型的该芯片封装单元1与现有的芯片封装相较具有以下优点：

(1)本实用新型的该印刷电路板10上的各芯片20是直接通过各第三线路层50与各第二线路层40电性连接如图1所示，最后再通过各第二线路层40的各连接点42向外电性连接如图1所示，有效地解决现有的芯片封装单元的印刷电路板上的各线路层设计相对复杂化的问题，以降低芯片封装厚度而满足产品追求轻薄短小的趋势，并且减少制造端成本。

(2)本实用新型可以在制程中利用切割工具沿着该印刷电路板母板2的各切割区2c切割该印刷电路板母板2，各切割区2c上在切割后形成一宽径小于各切割区2c的切割道2f如图2至图5所示，且各切割道2f形成的同时将一部分的各导通孔2d及一部分的各轴向连接线路2e一同切除，未被切除的一部分的各轴向连接线路2e连同未被切除的一部分的各导通孔2d保留在各芯片封装单元1的外缘处并以此构成各芯片封装单元1的至少一第三线路层50如图2及图3所示；其中各切割区2c不位于各芯片封装单元1上，即各切割区2c不位于各芯片封装单元1的作业区内，因此，各导通孔2d的构成不会对各芯片封装单元1本体造成损坏，不需要重新规划芯片封装内部线路来回避导通孔(穿孔)的构成而实现制程简化，以利于制造端降低成本。

以上所述仅为本实用新型的优选实施例，对本实用新型而言其仅是说明性的，而非限制性的；本领域普通技术人员理解，在本实用新型权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效变更，但都将落入本实用新型的保护范围内。

Claims (6)

1.一种芯片封装单元，其具有一第一表面及一相对于该第一表面的第二表面，其特征在于，该芯片封装单元包含：

一印刷电路板，其包含有至少一侧边、一第一表面及一相对于该第一表面的第二表面；

至少一芯片，该至少一芯片是位于该印刷电路板的该第一表面处并与该印刷电路板电性连接，该至少一芯片包含有一第一表面及一相对于该第一表面的第二表面，该至少一芯片的第一表面处设有至少一晶垫供该至少一芯片向外电性连接；

至少一第一线路层，该至少一第一线路层是设于该印刷电路板的该第一表面上并通过该至少一晶垫与该至少一芯片电性连接，该至少一第一线路层包含有至少一侧边，该至少一第一线路层的该至少一侧边是与该印刷电路板的该至少一侧边位于同一侧；

至少一第二线路层，该至少一第二线路层是设于该印刷电路板的该第二表面上，该至少一第二线路层包含有至少一侧边及至少一连接点，该至少一第二线路层的该至少一侧边是与该至少一第一线路层的该至少一侧边位于同一侧，该至少一第二线路层的该至少一连接点是供该至少一第二线路层向外电性连接；及

至少一第三线路层，该至少一第三线路层是设于该至少一第一线路层及该至少一第二线路层之间并与该至少一第一线路层及该至少一第二线路层电性连接，且该至少一第三线路层是设于该印刷电路板的该至少一侧边、该至少一第一线路层的该至少一侧边及该至少一第二线路层的该至少一侧边上；

其中该印刷电路板上的该至少一芯片是通过该至少一第三线路层与该至少一第二线路层电性连接；

其中该印刷电路板上的该至少一芯片是通过该至少一第二线路层的该至少一连接点向外电性连接；

其中该芯片封装单元更是由一印刷电路板母板上进行一切割作业所分别切割形成的，该印刷电路板母板具有一第一表面及一相对于该第一表面的第二表面；其中该印刷电路板母板上具有多个该芯片封装单元阵列地相邻排列，相邻两个该芯片封装单元之间具有一切割区，每一该切割区上具有由该第一表面轴向贯穿至该第二表面的至少一导通孔，该至少一导通孔是位于每一该芯片封装单元的该印刷电路板的该至少一侧边、该至少一第一线路层的该至少一侧边及该至少一第二线路层的该至少一侧边的外缘处，该至少一导通孔内包含有一轴向连接线路，且每一该轴向连接线路是与每一该芯片封装单元的该至少一第一线路层的各导接线路及该至少一第二线路层的各导接线路电性连接；其中该切割作业是通过切割工具沿着该印刷电路板母板的每一该切割区切割该印刷电路板母板，以使每一该切割区上在切割后形成一宽径小于每一该切割区的切割道，且每一该切割道形成的同时将一部分的多个该导通孔及一部分的多条该轴向连接线路一同切除，未被切除的一部分的多条该轴向连接线路连同未被切除的一部分的多个该导通孔保留在多个该芯片封装单元的外缘处并以此构成多个该芯片封装单元的该至少一第三线路层。

2.如权利要求1所述的芯片封装单元，其特征在于，该印刷电路板母板上的该至少一导通孔的孔径进一步是大于每一该切割道的宽径。

3.如权利要求1所述的芯片封装单元，其特征在于，该印刷电路板上进一步包含有至少一芯片凹槽供嵌入该至少一芯片。

4.如权利要求3所述的芯片封装单元，其特征在于，该印刷电路板的该第一表面与该至少一芯片的该第一表面齐平。

5.如权利要求1所述的芯片封装单元，其特征在于，该至少一芯片与该至少一第一线路层之间进一步包含有至少一第四线路层，该至少一第四线路层是通过该至少一芯片的该至少一晶垫与该至少一芯片电性连接，该至少一第四线路层包含有至少一与该印刷电路板的该至少一侧边位于同一侧的侧边，且该至少一第四线路层的该至少一侧边上设有该至少一第三线路层与该至少一第四线路层电性连接；其中该至少一芯片进一步由该至少一第四线路层电性连接至该至少一第二线路层。

6.如权利要求1所述的芯片封装单元，其特征在于，该至少一第一线路层进一步包含一介电层；其中该至少一第二线路层进一步包含一介电层。