CN219761035U - 一种光模块i2c总线扩展电路 - Google Patents

Abstract

本实用新型公开了一种光模块I2C总线扩展电路，包括：可编程逻辑模块、信号处理模块和光模块端口模块；其中，信号处理模块包括信号质量处理单元和电平转换单元，信号质量处理单元与电平转换单元连接；光模块端口模块包括I2C总线时钟信号和数据信号复用单元、端口单元，I2C总线时钟信号和数据信号复用单元与端口单元通过I2C总线连接；可编程逻辑模块输出端与信号质量处理单元的输入端连接，电平转换单元的输出端与数据信号复用单元的输入端连接。本实用新型实现了I2C总线时钟信号、数据信号的信号质量处理及复用，节省电路开销，同时能够大大降低对I2C总线工作效率的影响。

Description

一种光模块I2C总线扩展电路

技术领域

本实用新型涉及嵌入式设备技术领域，具体为一种光模块I2C总线扩展电路。

背景技术

光模块是光通信领域中的一种关键元件。它由光源、光学元件、电学元件和外壳组成，用于传输光信号并实现信号的接收、转换和发送。随着光通信的不断发展、普及，光模块已经在各种通信系统，嵌入式系统中广泛应用。

在各类系统中处理器需要定期读取光模块的状态信息，目前各种封装的光模块都是通过I2C总线完成通信的，且大多数的光模块I2C地址都是固定的，这就要求处理器必须通过点对点的方式与光模块完成通信，需要占用大量的处理器资源，大大降低了处理器的效率。

针对这一问题，业界比较常用的方法是通过I2C扩展芯片，如PCA9548芯片实现处理器与光模块I2C总线一对多的设计，但是这种方案是串行读取方式，会降低I2C总线的实际工作效率，且光模块端口越多，I2C总线工作效率降低越多。

实用新型内容

本实用新型的目的就在于为了解决上述至少一个技术问题而提供一种光模块I2C总线扩展电路。

第一方面，本实用新型实施例提供了一种光模块I2C总线扩展电路，包括：可编程逻辑模块、信号处理模块和光模块端口模块；其中，所述信号处理模块包括信号质量处理单元和电平转换单元，所述信号质量处理单元与电平转换单元连接；所述光模块端口模块包括I2C总线时钟信号和数据信号复用单元、端口单元，所述I2C总线时钟信号和数据信号复用单元与所述端口单元通过I2C总线连接；所述可编程逻辑模块输出端与所述信号质量处理单元的输入端连接，所述电平转换单元的输出端与所述数据信号复用单元的输入端连接；所述可编程逻辑模块，用于向所述信号处理模块发送I2C总线时钟信号和数据信号，和访问所述信号处理模块(2)的数据信号；所述信号处理模块，用于对所述I2C总线时钟信号和所述数据信号进行优化处理；所述端口单元，用于接入光模块。

进一步地，所述可编程逻辑模块包括以下任一项：FPGA器件，CPLD器件。

进一步地，所述信号处理模块包括N个信号质量处理单元和N个电平转换单元，每个信号质量处理单元均与一个电平转换单元连接；N为正整数。

进一步地，所述信号质量处理单元包括以下至少之一：串联电阻电路，上拉电阻匹配电路，下拉电阻匹配电路。

进一步地，所述电平转换单元包括以下任一项：电压钳位器件，电平转换器。

进一步地，所述端口单元包括多个光模块端口；所述光模块端口，用于接入光模块。

进一步地，所述I2C总线时钟信号和数据信号复用单元中每个时钟信号和每个数据信号分别连接至少一个光模块端口，且每个光模块端口所连接的时钟信号、数据信号组合均不相同。

本实用新型提供了一种光模块I2C总线扩展电路，通过可编程逻辑模块实现多个I2C控制器并行工作，优化现有方案中串行访问光模块引入I2C总线工作效率大幅度降低的缺陷；同时，信号处理模块具备优化时钟信号、数据信号的信号质量以及电平转换功能，使得本实用新型提供的一种光模块I2C总线扩展电路可适合范围更加广泛。

附图说明

为了更清楚地说明本申请实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一种光模块I2C总线扩展电路的结构框图；

图2为本实用新型提供的一种信号处理模块的电路原理图；

图3为本实用新型另一种光模块I2C总线扩展电路的结构框图。

图中：1、可编程逻辑模块，2、信号处理模块，3、光模块端口模块，21、信号处理单元，22、电平转换单元，31、I2C总线时钟信号和数据信号复用单元，32、端口单元。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1是根据本实用新型实施例提供的一种光模块I2C总线扩展电路的结构框图。如图1所示，该扩展电路包括：可编程逻辑模块1、信号处理模块2和光模块端口模块3。

具体地，如图1所示，信号处理模块2包括信号质量处理单元21和电平转换单元22，信号质量处理单元21与电平转换单元22连接；光模块端口模块3包括I2C总线时钟信号和数据信号复用单元31、端口单元32，I2C总线时钟信号和数据信号复用单元31与端口单元32通过I2C总线连接。

可编程逻辑模块1输出端与信号质量处理单元21的输入端连接，电平转换单元22的输出端与数据信号复用单元31的输入端连接。

具体地，在本实用新型实施例中，可编程逻辑模块1，用于I2C访问控制；具体地，可编程逻辑模块1，用于向信号处理模块2发送I2C总线时钟信号和数据信号，和访问信号处理模块(2)的数据信号。

信号处理模块2，用于对I2C总线时钟信号和数据信号进行优化处理。

端口单元32，用于接入光模块。

在本实用新型实施例中，可编程逻辑模块1为可以实现并行计算的可编程处理器。可选地，可编程逻辑模块1包括以下任一项：FPGA器件，CPLD器件。

可选地，如图1所示，信号处理模块2包括N个信号质量处理单元21和N个电平转换单元22，每个信号质量处理单元21均与一个电平转换单元22连接；N为正整数。

在本实用新型实施例中，信号质量处理单元21为I2C总线时钟信号、数据信号的信号质量改善电路。可选地，信号质量处理单元21包括以下至少之一：串联电阻电路，上拉电阻匹配电路，下拉电阻匹配电路。

在本实用新型实施例中，电平转换单元22为I2C总线时钟信号、数据信号的电平转换电路。可选地，电平转换单元22包括以下任一项：电压钳位器件，电平转换器。

图2是根据本实用新型实施例提供的一种信号处理模块的电路原理图。该信号处理模块为一个典型的低成本I2C总线时钟信号、数据信号的信号质量处理和电平转换电路。如图2所示，通过上拉电阻以及串阻实现信号质量优化处理，同时使用小信号MOS管构成低成本电平转换电路。

可选地，在本实用新型实施例中，信号质量处理单元21和电平转换单元22可根据实际需求选择是否使用。

可选地，在本实用新型实施例中，端口单元32包括多个光模块端口；光模块端口，用于接入光模块。其中，端口单元32所包含光模块端口的数量越少，光模块I2C总线扩展电路的工作效率越高，但是可编程逻辑模块1的资源消耗越大，可根据实际需求灵活进行配置。

在本实用新型实施例中，I2C总线时钟信号和数据信号复用单元31中每个时钟信号和每个数据信号分别连接至少一个光模块端口，且每个光模块端口所连接的时钟信号、数据信号组合均不相同。

图3是根据本实用新型实施例提供的另一种光模块I2C总线扩展电路的结构框图。优选地，如图3所示，I2C总线时钟信号和数据信号复用单元31中每个时钟信号、数据信号分别连接两个光模块端口，且每个光模块端口所连接的时钟信号、数据信号组合均不相同。

具体地，如图3所示，I2C总线时钟信号和数据信号复用单元31利用信号线进行一对多的连接方式，实现I2C总线时钟信号和数据信号的分时复用。

图3所示的实现方式兼顾I2C总线整体工作效率和可编程逻辑模块资源的消耗，达到的有益效果是相比光模块端口一对一通信的方式，在I2C最大工作频率200kHz的限制下(一般地，实际应用中I2C总线工作频率不大于200kHz)，可以节省50％的I2C总线资源消耗。

如果实际应用需求中I2C总线最大工作频率更低，则可以灵活调整I2C总线时钟信号、数据信号复用设置，实现更低的I2C总线资源消耗。反之，如果实际应用需求中I2C总线需要工作在更高的频率下，也可以灵活调整I2C总线时钟信号、数据信号复用设置，在增加一部分可编程逻辑资源消耗的情况下实现需求。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种光模块I2C总线扩展电路，其特征在于，包括：可编程逻辑模块(1)、信号处理模块(2)和光模块端口模块(3)；其中，

所述信号处理模块(2)包括信号质量处理单元(21)和电平转换单元(22)，所述信号质量处理单元(21)与电平转换单元(22)连接；所述光模块端口模块(3)包括I2C总线时钟信号和数据信号复用单元(31)、端口单元(32)，所述I2C总线时钟信号和数据信号复用单元(31)与所述端口单元(32)通过I2C总线连接；

所述可编程逻辑模块(1)输出端与所述信号质量处理单元(21)的输入端连接，所述电平转换单元(22)的输出端与所述数据信号复用单元(31)的输入端连接；

所述可编程逻辑模块(1)，用于向所述信号处理模块(2)发送I2C总线时钟信号和数据信号和访问所述信号处理模块(2)的数据信号；

所述信号处理模块(2)，用于对所述I2C总线时钟信号和所述数据信号进行优化处理；

所述端口单元(32)，用于接入光模块。

2.根据权利要求1所述的光模块I2C总线扩展电路，其特征在于：所述可编程逻辑模块(1)包括以下任一项：FPGA器件，CPLD器件。

3.根据权利要求1所述的光模块I2C总线扩展电路，其特征在于：所述信号处理模块(2)包括N个信号质量处理单元(21)和N个电平转换单元(22)，每个信号质量处理单元(21)均与一个电平转换单元(22)连接；N为正整数。

4.根据权利要求1所述的光模块I2C总线扩展电路，其特征在于：所述信号质量处理单元(21)包括以下至少之一：串联电阻电路，上拉电阻匹配电路，下拉电阻匹配电路。

5.根据权利要求1所述的光模块I2C总线扩展电路，其特征在于：所述电平转换单元(22)包括以下任一项：电压钳位器件，电平转换器。

6.根据权利要求1所述的光模块I2C总线扩展电路，其特征在于：所述端口单元(32)包括多个光模块端口；所述光模块端口，用于接入光模块。

7.根据权利要求6所述的光模块I2C总线扩展电路，其特征在于：所述I2C总线时钟信号和数据信号复用单元(31)中每个时钟信号和每个数据信号分别连接至少一个光模块端口，且每个光模块端口所连接的时钟信号、数据信号组合均不相同。