CN219698010U - 线路板结构 - Google Patents
线路板结构 Download PDFInfo
- Publication number
- CN219698010U CN219698010U CN202320283929.4U CN202320283929U CN219698010U CN 219698010 U CN219698010 U CN 219698010U CN 202320283929 U CN202320283929 U CN 202320283929U CN 219698010 U CN219698010 U CN 219698010U
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic body
- circuit board
- dielectric layer
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 143
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 10
- 239000012792 core layer Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000002356 single layer Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- WJZHMLNIAZSFDO-UHFFFAOYSA-N manganese zinc Chemical compound [Mn].[Zn] WJZHMLNIAZSFDO-UHFFFAOYSA-N 0.000 description 1
- QELJHCBNGDEXLD-UHFFFAOYSA-N nickel zinc Chemical group [Ni].[Zn] QELJHCBNGDEXLD-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Abstract
本实用新型提供了一种线路板结构,包含线路层、第一介电层、第一磁性体、第一导电盲孔以及第一增层线路层。第一介电层设置于线路层上且具有第一开孔。至少部分的第一磁性体设置于第一开孔中且第一磁性体具有第一盲孔。第一导电盲孔设置于第一磁性体的第一盲孔中。第一增层线路层设置于第一介电层及第一磁性体上并通过第一导电盲孔电性连接于线路层。
Description
技术领域
本实用新型关于一种线路板结构,特别是一种具有磁性体的线路板结构。
背景技术
由于作为被动元件的电感结构具有滤波去噪声、抑制瞬间电流、防止电磁波干扰、遮蔽电磁辐射、降低电磁干扰及功率转换等诸多功能,因此线路板中通常会设置电感结构。
一般来说,使用导电通孔来形成电感结构。然而,由于导电通孔连接于核心层,因此通过导电通孔来形成电感结构的方式会使得电感结构的配置受到核心层的限制。如此一来,便会降低电感结构的配置灵活度并难以进行电路板的微小化。
实用新型内容
本实用新型在于提供一种线路板结构,以使用磁性体及设置于磁性体的盲孔中的导电盲孔作为电感结构,进而提升电感结构的配置灵活度并使电路板的微小化更容易进行。
本实用新型一实施例揭露的线路板结构,包含线路层、第一介电层、第一磁性体、第一导电盲孔以及第一增层线路层。第一介电层设置于线路层上且具有第一开孔。至少部分的第一磁性体设置于第一开孔中且第一磁性体具有第一盲孔。第一导电盲孔设置于第一磁性体的第一盲孔中。第一增层线路层设置于第一介电层及第一磁性体上并通过第一导电盲孔电性连接于线路层。
根据上述实施例揭露的线路板结构,由于导电盲孔设置于磁性体的盲孔中,因此作为电感结构的导电盲孔及磁性体的配置不会受到其他线路层或核心层的限制。通过这样的设置方式,第一增层线路层便能设置于第一磁性体上,而能在不影响导电盲孔周围的布线密度的前提下,更灵活地依据个别层体或局部线路区域的需求来配置微小化的电感结构,以去除噪声、调整电感或使特性阻抗匹配。如此一来,导电盲孔周围设置埋设式电感结构并不会影响周围的布线密度,以使得线路板结构的微小化更容易进行。
附图说明
图1至图20为呈现根据本实用新型第一实施例的线路板结构的制造方法的剖面示意图。
图21为根据本实用新型第二实施例的线路板结构的剖面示意图。
图22为根据本实用新型第三实施例的线路板结构的剖面示意图。
图23为根据本实用新型第四实施例的线路板结构的剖面示意图。
图24为根据本实用新型第五实施例的线路板结构的剖面示意图。
图25至图36为呈现根据本实用新型第六实施例的线路板结构的制造方法的剖面示意图。
图37为根据本实用新型第七实施例的线路板结构的剖面示意图。
具体实施方式
以下在实施方式中详细叙述本实用新型的实施例的详细特征以及优点,其内容足以使任何本领域中技术人员了解本实用新型的实施例的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求及附图,任何本领域中技术人员可轻易地理解本实用新型相关的目的及优点。以下的实施例进一步详细说明本实用新型的观点,但非以任何观点限制本实用新型的范畴。
请参阅图1至图20为呈现根据本实用新型第一实施例的线路板结构的制造方法的剖面示意图。本实施例的线路板结构10的制造方法可包含下列步骤:
请参阅图1,提供基板100、线路层200以及第一介电层300。基板100例如为芯板最外侧的部分。线路层200例如由铜或其他导电材料制成。线路层200设置于基板100上并包含至少一接垫201。线路层200具有彼此背对的下表面202及上表面203。第一介电层300例如由具有低介电系数及低介电损耗系数的材料制成,如ABF(Ajinomoto Build-up Film)、PP(Prepreg)或感光型介电材料(Photoimageable dielectric,PID)等。第一介电层300设置于基板100及线路层200上。第一介电层300具有彼此背对的下表面301及上表面302。
请参阅图2,形成第一开孔303于第一介电层300。第一开孔303暴露出接垫201。在本实施例中,第一开孔303从第一介电层300的上表面302延伸至线路层200的上表面203。此外,第一开孔303的壁面3030例如为倾斜面。也就是说,第一开孔303的壁面3030与第一介电层300的上表面302的连接处的孔径大于第一开孔303的壁面3030与线路层200的上表面203的连接处的孔径。
请参阅图3,形成光阻材料层30于第一介电层300上及第一开孔303内。光阻材料层30例如由液态光阻(liquid photoresist,LPR)制成。请参阅图3及图4,例如通过光刻工艺将光阻材料层30图案化形成遮罩31。
请参阅图5,通过遮罩31于第一介电层300上及第一开孔303内形成第一磁性体400。第一磁性体400例如由非导体高磁导性材料与有机树脂混合而成的复合材料所制成。第一磁性体400具有下表面401、上表面402及第一盲孔403。下表面401背对上表面402。第一盲孔403从下表面401延伸至上表面402。第一盲孔403的壁面4030例如为垂直面。也就是说,第一盲孔403与下表面401的连接处的孔径等于第一盲孔403与上表面402的连接处的孔径。在本实施例中,第一磁性体400的上表面402凸出于第一介电层300的上表面302。此外,在本实施例中,部分的第一磁性体400设置于第一介电层300的上表面302上。接着,请参阅图5及图6,移除遮罩31。请参阅图6及图7,第一盲孔403暴露出接垫201。
接着,例如进行光刻电镀半加成工艺(Semi-Additive Process,SAP)。详细来说,请参阅图8,共形地形成第一种子层450于第一介电层300上、第一磁性体400上及第一盲孔403内。请参阅图9,形成遮罩32于第一种子层450上。请参阅图10,例如通过电镀形成第一导电盲孔500于第一盲孔403内,并形成第一增层线路层550于第一种子层450及第一导电盲孔500上。第一增层线路层550包含至少一接垫551。接垫551电性连接于第一导电盲孔500。此外,第一导电盲孔500及第一增层线路层550例如由铜或其他导电材料制成。请参阅图10及图11,移除遮罩32及部分的第一种子层450。请参阅图11及图12,第一磁性体400环绕第一导电盲孔500。第一导电盲孔500及第一磁性体400例如构成类似如锰锌式或镍锌式的铁芯式电感结构。
由于第一导电盲孔500设置于第一磁性体400的第一盲孔403中,因此作为电感结构的第一导电盲孔500及第一磁性体400的配置不会受到其他线路层或核心层的限制。通过这样的设置方式,便能在不影响第一导电盲孔500周围的布线密度的前提下,更灵活地依据个别层体或局部线路区域的需求来配置微小化的电感结构,以去除噪声、调整电感或使特性阻抗匹配。
请参阅图13,在第一介电层300、第一磁性体400及第一增层线路层550上形成第二介电层600。第二介电层600例如为微波高介电材料,并具有彼此背对的下表面601及上表面602。第二介电层600设置于第一介电层300的上表面302上。
请参阅图14,形成第二开孔603于第二介电层600。第二开孔603连接于第一磁性体400的上表面402,并暴露出接垫551。在本实施例中,第二开孔603从第二介电层600的上表面602延伸至第一磁性体400的上表面402。此外,第二开孔603的壁面6030例如为倾斜面。
请参阅图15,形成光阻材料层33于第二介电层600上及第二开孔603内。请参阅图16,将光阻材料层33图案化形成遮罩34。
请参阅图17,通过遮罩34于第二介电层600上及第二开孔603内形成第二磁性体700。第二磁性体700具有下表面701、上表面702及第二盲孔703。下表面701背对上表面702。第二盲孔703从下表面701延伸至上表面702。第二盲孔703的壁面7030例如为垂直面。在本实施例中,第二磁性体700的上表面702凸出于第二介电层600的上表面602。此外,在本实施例中,部分的第二磁性体700设置于第二介电层600的上表面602上。接着,请参阅图17及图18,移除遮罩34。
接着,例如再次进行光刻电镀半加成工艺。详细来说,请参阅图19,共形地形成第二种子层750于第二介电层600的部分上、第二磁性体700的部分上及第二盲孔703内,形成第二导电盲孔800于第二盲孔703内,并形成第二增层线路层850于第二种子层750及第二导电盲孔800上。第二增层线路层850包含至少一接垫851。接垫851电性连接于第二导电盲孔800。第二导电盲孔800及第二增层线路层850例如由铜或其他导电材料制成。
请参阅图20,形成绝缘材料层900于第二介电层600的上表面602、第二磁性体700及部分的第二增层线路层850上。绝缘材料层900暴露出接垫851。至此,已制作出叠孔形式的线路板结构10。
在第一实施例中,是通过如图1至图20的制造方法来形成叠孔形式的线路板结构10,但本实用新型并不以此为限。在其他实施例中,也可在前述制造方法中省略图15至图20的步骤并改在图14的步骤之后直接形成绝缘材料层,而形成单层孔形式的线路板结构。
以下将列举其他实施例以作为说明。在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
请参阅图21,图21为根据本实用新型第二实施例的线路板结构的剖面示意图。本实施例的线路板结构10a与第一实施例的线路板结构10之间的差异仅在于本实施例的线路板结构10a采用单层孔设计。详细来说,本实施例的第二介电层600a无包含第一实施例的第二开孔603,以及无设置第一实施例的第二磁性体700及第二导电盲孔800。对应地,第二种子层750a改为共形地设置于第二介电层600a上。
本实用新型并不以第一磁性体及第二磁性体的外形为限,请参阅图22,图22为根据本实用新型第三实施例的线路板结构的剖面示意图。本实施例的线路板结构10b与第一实施例的线路板结构10之间的差异仅在于第一磁性体400b及第二磁性体700b的外形。在本实施例中,第一磁性体400b没有设置于第一介电层300的上表面302上,且第二磁性体700b没有设置于第二介电层600的上表面602上。
或者,请参阅图23,图23为根据本实用新型第四实施例的线路板结构的剖面示意图。本实施例的线路板结构10c与第一实施例的线路板结构10之间的差异仅在于第一磁性体400c及第二磁性体700c的外形。在本实施例中,第一磁性体400c的上表面402c齐平于第一介电层300的上表面302,且第二磁性体700c的上表面702c齐平于第二介电层600的上表面602。此外,第二磁性体700c从第二介电层600的上表面602延伸至第二介电层600的下表面601。也就是说,第二磁性体700c与第二介电层600具有相同的高度。
或者,请参阅图24,图24为根据本实用新型第五实施例的线路板结构的剖面示意图。本实施例的线路板结构10d与第四实施例的线路板结构10c之间的差异仅在于第一磁性体400d从第一介电层300的上表面302延伸至第一介电层300的下表面301。也就是说,第一磁性体400d与第一介电层300具有相同的高度。
请参阅图25至图36,图25至图36为呈现根据本实用新型第六实施例的线路板结构的制造方法的剖面示意图。本实施例的线路板结构10e的制造方法可包含下列步骤:
请参阅图25,提供基板100e、线路层200e以及第一介电层300e。线路层200e设置于基板100e上并包含至少一接垫201e。线路层200e具有彼此背对的下表面202e及上表面203e。第一介电层300e设置于基板100e及线路层200e上。第一介电层300e具有彼此背对的下表面301e及上表面302e。
请参阅图26,例如通过激光钻孔形成第一开孔303e于第一介电层300e。在本实施例中,第一开孔303e从第一介电层300e的上表面302e延伸至第一介电层300e的下表面301e,并暴露出接垫201e。此外,第一开孔303e的壁面3030e例如为垂直面。也就是说,第一开孔303e的壁面3030e与第一介电层300e的上表面302e的连接处的孔径等于第一开孔303e的壁面3030e与第一介电层300e的下表面301e的连接处的孔径。
请参阅图27,形成第一磁性体400e于基板100e及接垫201e上。第一磁性体400e具有彼此背对的下表面401e及上表面402e。
请参阅图28,形成第一盲孔403e于第一磁性体400e。第一盲孔403e从上表面402e延伸至线路层200e的上表面203e。第一盲孔403e的壁面4030e例如为倾斜面。也就是说,第一盲孔403e与上表面402e的连接处的孔径大于第一盲孔403e与线路层200e的上表面203e的连接处的孔径。在本实施例中,第一磁性体400e的上表面402e齐平于第一介电层300e的上表面302e。
接着,例如进行光刻电镀半加成工艺(Semi-Additive Process,SAP)。详细来说,请参阅图29,共形地形成第一种子层450e于第一介电层300e上、第一磁性体400e上及第一盲孔403e内。请参阅图30,形成第一导电盲孔500e于第一盲孔403e内,并形成第一增层线路层550e于第一种子层450e及第一导电盲孔500e上。第一增层线路层550e包含至少一接垫551e。接垫551e电性连接于第一导电盲孔500e。
请参阅图31,在第一介电层300e、第一磁性体400e及第一增层线路层550e上形成第二介电层600e。第二介电层600e具有彼此背对的下表面601e及上表面602e。第二介电层600e设置于第一介电层300e的上表面302e上。
请参阅图32,形成第二开孔603e于第二介电层600e。第二开孔603e连接于第一磁性体400e的上表面402e,并暴露出接垫551e。在本实施例中,第二开孔603e从第二介电层600e的上表面602e延伸至第一磁性体400e的上表面402e。此外,第二开孔603e的壁面6030e例如为垂直面。
请参阅图33,形成第二磁性体700e于第二开孔603e内。第二磁性体700e具有彼此背对的下表面701e及上表面702e。下表面701e面对第一介电层300e。在本实施例中,第二磁性体700e的上表面702e齐平于第二介电层600e的上表面602e。
请参阅图34,形成第二盲孔703e于第二磁性体700e。第二盲孔703e从上表面702e延伸至第一增层线路层550e中背对第一导电盲孔500e的上表面552e。第二盲孔703e的壁面7030e例如为倾斜面。
接着,例如再次进行光刻电镀半加成工艺。详细来说,请参阅图35,共形地形成第二种子层750e于第二介电层600e的部分上、第二磁性体700e的部分上及第二盲孔703e内,形成第二导电盲孔800e于第二盲孔703e内,并形成第二增层线路层850e于第二种子层750e及第二导电盲孔800e上。第二增层线路层850e包含至少一接垫851e。接垫851e电性连接于第二导电盲孔800e。
请参阅图36,形成绝缘材料层900e于第二介电层600e的上表面602e、第二磁性体700e及部分的第二增层线路层850e上。绝缘材料层900e暴露出接垫851e。至此,已制作出叠孔形式的线路板结构10e。
在第六实施例中,是通过如图25至图36的制造方法来形成叠孔形式的线路板结构10e,但本实用新型并不以此为限。在其他实施例中,也可在前述制造方法中省略图31至图36的步骤并改在图30的步骤之后直接形成绝缘材料层,而形成单层孔形式的线路板结构。
请参阅图37,图37为根据本实用新型第七实施例的线路板结构的剖面示意图。本实施例的线路板结构10f与第六实施例的线路板结构10e之间的差异仅在于本实施例的线路板结构10f采用单层孔设计。详细来说,本实施例的第二介电层600f无包含第六实施例的第二开孔603e,以及无设置第六实施例的第二磁性体700e及第二导电盲孔800e。对应地,第二种子层750f改为共型地设置于第二介电层600f上。
须注意的是,本实用新型以上以线路板结构包含基板的实施例为例进行说明,此基板可包含具核心层或无核心层,本实用新型并不以此为限。在其他实施例中,根据本实用新型的线路板结构也可采用无核心层(coreless)的设计。在无核心层的线路板结构的制造方法中,会在如图20或图36所示形成绝缘材料层之后将基板100或基板100e移除,而使得线路板结构能进一步微小化。
此外,本实用新型以上以作为双层线路板的线路板结构为例进行说明,但本实用新型并不以此为限。在其他实施例中,根据本实用新型的线路板结构也可作为单层线路板。在作为单层线路板的线路板结构的制造方法中,在如图11或图30所示形成第一导电盲孔500及第一增层线路层550或第一导电盲孔500e及第一增层线路层550e之后,会形成如图20或图36所示的绝缘材料层900或绝缘材料层900e,以完成作为单层线路板的线路板结构的制作。
根据上述实施例揭露的线路板结构,由于导电盲孔设置于磁性体的盲孔中,因此作为电感结构的导电盲孔及磁性体的配置不会受到其他线路层或核心层的限制。通过这样的设置方式,第一增层线路层便能设置于第一磁性体上,而能在不影响导电盲孔周围的布线密度的前提下,更灵活地依据个别层体或局部线路区域的需求来配置微小化的电感结构,以去除噪声、调整电感或使特性阻抗匹配。如此一来,导电盲孔周围设置埋设式电感结构并不会影响周围的布线密度,以使得线路板结构的微小化更容易进行。
【符号说明】
10,10a,10b,10c,10d,10e,10f:线路板结构
100,100e:基板
200,200e:线路层
201,201e:接垫
202,202e:下表面
203,203e:上表面
300,300e:第一介电层
301,301e:下表面
302,302e:上表面
303,303e:第一开孔
3030,3030e:壁面
400,400b,400c,400d,400e:第一磁性体
401,401e:下表面
402,402c,402e:上表面
403,403e:第一盲孔
4030,4030e:壁面
450,450e:第一种子层
500,500e:第一导电盲孔
550,550e:第一增层线路层
551,551e:接垫
552e:上表面
600,600a,600e,600f:第二介电层
601,601e:下表面
602,602e:上表面
603,603e:第二开孔
6030,6030e:壁面
700,700b,700c,700e:第二磁性体
701,701e:下表面
702,702c,702e:上表面
703,703e:第二盲孔
7030,7030e:壁面
750,750a,750e,750f:第二种子层
800,800e:第二导电盲孔
850,850e:第二增层线路层
851,851e:接垫
900,900e:绝缘材料层
30,33:光阻材料层
31,32,34:遮罩。
Claims (14)
1.一种线路板结构,其特征在于,包含:
线路层;
第一介电层,设置于该线路层上且具有第一开孔;
第一磁性体,至少部分的该第一磁性体设置于该第一开孔中且该第一磁性体具有第一盲孔;
第一导电盲孔,设置于该第一磁性体的该第一盲孔中;以及
第一增层线路层,设置于该第一介电层及该第一磁性体上并通过该第一导电盲孔电性连接于该线路层。
2.根据权利要求1所述的线路板结构,其特征在于,该第一开孔的壁面为倾斜面。
3.根据权利要求1所述的线路板结构,其特征在于,且该第一盲孔的壁面为垂直面。
4.根据权利要求2或3所述的线路板结构,其特征在于,该第一磁性体的上表面齐平于该第一介电层的上表面。
5.根据权利要求2或3所述的线路板结构,其特征在于,该第一磁性体的上表面凸出于该第一介电层的上表面。
6.根据权利要求5所述的线路板结构,其特征在于,部分的该第一磁性体设置于该第一介电层的该上表面上。
7.根据权利要求1所述的线路板结构,其特征在于,该第一开孔的壁面为垂直面。
8.根据权利要求1所述的线路板结构,其特征在于,该第一盲孔的壁面为倾斜面。
9.根据权利要求1所述的线路板结构,其特征在于,还包含第二介电层以及第二增层线路层,该第二介电层设置于该第一增层线路层及该第一磁性体上,该第二增层线路层设置于该第二介电层上。
10.根据权利要求9所述的线路板结构,其特征在于,还包含第二磁性体以及第二导电盲孔,该第二介电层具有第二开孔,至少部分的该第二磁性体设置于该第二开孔中且该第二磁性体具有第二盲孔,该第二导电盲孔设置于该第二磁性体的该第二盲孔中,该第二增层线路层设置于该第二介电层及该第二磁性体上并通过该第二导电盲孔电性连接于该第一增层线路层。
11.根据权利要求1所述的线路板结构,其特征在于,该第一开孔从该第一介电层的上表面延伸至该线路层的上表面。
12.根据权利要求1所述的线路板结构,其特征在于,该第一开孔从该第一介电层的上表面延伸至该第一介电层的下表面。
13.根据权利要求1所述的线路板结构,其特征在于,还包含种子层,该种子层共形地设置于该第一介电层的部分上、该第一磁性体的部分上以及该第一盲孔内。
14.根据权利要求1所述的线路板结构,其特征在于,还包含基板,该第一介电层及该线路层设置于该基板上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320283929.4U CN219698010U (zh) | 2023-02-22 | 2023-02-22 | 线路板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320283929.4U CN219698010U (zh) | 2023-02-22 | 2023-02-22 | 线路板结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219698010U true CN219698010U (zh) | 2023-09-15 |
Family
ID=87940791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320283929.4U Active CN219698010U (zh) | 2023-02-22 | 2023-02-22 | 线路板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219698010U (zh) |
-
2023
- 2023-02-22 CN CN202320283929.4U patent/CN219698010U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100518431C (zh) | 包含嵌入式电容器的印刷电路板及其制造方法 | |
US6542379B1 (en) | Circuitry with integrated passive components and method for producing | |
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US8345433B2 (en) | Heterogeneous organic laminate stack ups for high frequency applications | |
EP1298972B1 (en) | Multilayer wiring circuit board | |
US7485569B2 (en) | Printed circuit board including embedded chips and method of fabricating the same | |
EP2018092A1 (en) | Inductor and electric power source using same | |
US11792932B2 (en) | Component carrier with embedded magnetic inlay and integrated coil structure | |
KR20160111153A (ko) | 인덕터 및 인덕터의 제조 방법 | |
KR20130028702A (ko) | 마이크로전자장치 및 그 제조 방법 | |
KR102523852B1 (ko) | 자성코어 내장 인쇄회로기판 | |
US20220285088A1 (en) | Inductor-integrating embedded support frame and substrate, and manufacturing method thereof | |
CN219698010U (zh) | 线路板结构 | |
US20230298804A1 (en) | Component Carrier With Embedded Magnetic Inlay and Integrated Coil Structure | |
TWM643736U (zh) | 線路板結構 | |
EP4246542A1 (en) | An inductor inlay for a component carrier, and manufacturing method | |
KR100516716B1 (ko) | 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법 | |
CN220189639U (zh) | 半导体封装结构 | |
EP4093164A1 (en) | Component carrier with magnetic element, magnetic inlay, and manufacturing method | |
US20220377896A1 (en) | Component Carrier With a Magnetic Element and a Manufacturing Method | |
EP4093163A1 (en) | Component carrier with inductive element included in layer build-up, and manufacturing method | |
US20230371177A1 (en) | Sidewall plating of circuit boards for layer transition connections | |
US20220377895A1 (en) | Magnetic Inlay With An Adjustable Inductance Value for a Component Carrier and a Manufacturing Method | |
US20210241952A1 (en) | Substantially Annular Magnetic Member With Magnetic Particles in Non-Magnetic Matrix For Component Carrier | |
KR101020735B1 (ko) | 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |