CN219695665U - 一种稳压电路 - Google Patents

Abstract

本实用新型实施例提供了一种稳压电路。该稳压电路包括：误差运放器、功率管、电阻网络和反馈调节电路；功率管，用于接收电源电压，并产生输出电压，所述输出电压通过所述电阻网络输出；所述误差运放器，用于接收参考电压以及所述输出电压，并产生控制所述功率管的控制端的第一控制信号；所述反馈调节电路，用于接收所述输出电压，并产生控制所述功率管的控制端的第二控制信号；当所述输出电压发生变化时，所述第二控制信号先于所述第一控制信号变化，所述第二控制信号使得流入所述功率管控制端的电流发生变化以快速调节所述输出电压至预设电压值。本实用新型实施例提供的技术方案降低了输出电压下冲。

Description

一种稳压电路

【技术领域】

本实用新型实施例涉及模拟电路技术领域，尤其涉及一种稳压电路。

【背景技术】

低压差线性稳压器(low dropout regulator，LDO)电路在集成电路领域广泛应用。LDO电路通常包括误差运放器、功率管和接地电阻(接地电阻也可以用其他任何具有电阻特性的器件或电路代替)，功率管产生的输出电压会被输入到误差运放器中，以调节功率管的栅极电压，从而调节输出电压的变化。

由于误差运放器的偏置电流为固定电流，导致误差运放器的差分对跨导gm恒定。环路带宽UGB≈gm/C，若电容C恒定，则环路带宽UGB恒定，此时若需要环路带宽的值很大则需要跨导gm的值很大，这会导致误差运放器的偏置电流很大，从而导致芯片的功耗增加，且环路带宽受环路稳定性的限制。

在系统级芯片(System on Chip，SOC)中，LDO电路会为数字电路和闪存(flash)供电。数字电路的工作时钟频率达到100M，在数字电路翻转过程，会出现从轻载到重载的快速跳变，传统的LDO电路需要外接大电容进行稳压。在无片外大电容的情况，由于LDO电路的环路带宽固定，当负载电流从轻载上升到重载时，因为功率管Mp不能足够快地向负载提供电流，误差运放器的初始栅极放电电流相当小，此时若没有额外的电流，LDO电路的输出电压下冲将相当大，很容易触发LDO电路的上电复位(Power-on-reset，POR)电路复位，从而导致芯片工作异常。

【实用新型内容】

有鉴于此，本实用新型实施例提供了一种稳压电路，用于解决稳压电路的输出电压下冲的问题。

一方面，本实用新型实施例提供了一种稳压电路，包括：误差运放器、功率管、电阻网络和反馈调节电路，所述功率管与所述误差运放器、所述电阻网络和所述反馈调节电路电连接；

功率管，用于接收电源电压，并产生输出电压，所述输出电压通过所述电阻网络输出；

所述误差运放器，用于接收参考电压以及所述输出电压，并产生控制所述功率管的控制端的第一控制信号；

所述反馈调节电路，用于接收所述输出电压，并产生控制所述功率管的控制端的第二控制信号，所述输出电压发生变化，所述第二控制信号先于所述第一控制信号变化；

所述功率管还用于在所述第二控制信号控制下流入控制端的电流发生变化以快速调节所述输出电压至预设电压值。

另一方面，本实用新型实施例提供了一种稳压电路，包括误差运放器，功率管、电阻网络，所述功率管的第一端连接电源电压，所述功率管的第二端与所述电阻网络连接以产生输出电压；所述误差运放器的第一端连接参考电压，所述误差运放器的第二端连接所述输出电压，所述误差运放器的输出端连接所述功率管的控制端；所述稳压电路还包括反馈调节电路；

所述反馈调节电路包括反馈路径、电压响应电路和电流响应电路；所述反馈路径的第一端电连接于所述输出电压，所述反馈路径的第二端连接所述电压响应电路，所述电压响应电路的另一端与所述电流响应电路的输入端电连接，所述电流响应电路的输出端电连接所述功率管的控制端，所述电流响应电路对所述功率管的控制端进行上拉或下拉。

本实用新型实施例提供的技术方案中，稳压电路包括误差运放器、功率管、电阻网络和反馈调节电路，当输出电压发生变化时，由于反馈调节电路产生的第二控制信号可先于误差运放器产生的第一控制信号变化，因此，反馈调节电路产生的第二控制信号可快速调节功率管控制端的电流以快速调节功率管的输出电压，从而降低了输出电压下冲。

【附图说明】

图1为本实用新型实施例提供的一种稳压电路的结构示意图；

图2为本实用新型实施例提供的一种反馈调节电路的结构示意图；

图3为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图4为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图5为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图6为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图7为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图8为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图9为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图10为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图11为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图12为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图13为本实用新型实施例提供的另一种反馈调节电路的结构示意图；

图14为本实用新型实施例提供的另一种稳压电路的结构示意图；

图15为本实用新型实施例提供的另一种稳压电路的结构示意图；

图16为本实用新型实施例提供的另一种稳压电路的结构示意图；

图17为本实用新型实施例提供的另一种稳压电路的结构示意图；

图18为本实用新型实施例提供的另一种稳压电路的结构示意图；

图19为本实用新型实施例提供的另一种稳压电路的结构示意图；

图20为本实用新型实施例提供的另一种稳压电路的结构示意图；

图21为本实用新型实施例提供的另一种稳压电路的结构示意图。

【具体实施方式】

为了更好的理解本实用新型的技术方案，下面结合附图对本实用新型实施例进行详细描述。

应当明确，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

在本实用新型实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本实用新型。在本实用新型实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

图1为本实用新型实施例提供的一种稳压电路的结构示意图，如图1所示，该稳压电路包括：误差运放器1、功率管2、电阻网络3和反馈调节电路4。功率管2与误差运放器1、电阻网络3和反馈调节电路4电连接。功率管2用于接收电源电压，并产生输出电压Vout，输出电压通过电阻网络3输出。误差运放器1用于接收参考电压以及所述输出电压，并产生控制功率管2的控制端的第一控制信号。反馈调节电路4用于接收输出电压，并产生控制功率管2的控制端的第二控制信号。当输出电压发生变化时，第二控制信号先于第一控制信号变化，第二控制信号使得流入功率管2控制端的电流发生变化以快速调节输出电压至预设电压值。换言之，功率管2还用于在第二控制信号控制下流入控制端的电流发生变化以快速调节输出电压至预设电压值。其中，功率管2的控制端为栅极。

如图1所示，功率管2的第一端连接电源电压VDD，功率管2的第二端与电阻网络3连接以产生输出电压；误差运放器1的第一端连接参考电压VREF，误差运放器1的第二端连接输出电压，误差运放器1的输出端连接功率管2的控制端，误差运放器1还连接至电源电压VDD。需要说明的是，误差运放器1接收的输出电压可以是功率管2与电阻网络3之间的电压，也可以是如果电阻网络由多个电阻性质的部件组成，输入误差运放器的电压可以是将输出电压分压后的对应电压，但分压电压也是输出电压的表现，因此本实用新型实施例中均称为输出电压。在后续的反馈调节电路4的连接中，输出电压也可以如此。

如图1所示，误差运放器1的第二端通过电阻网络3连接输出电压。电阻网络3的第一端电连接至功率管2的第二端，电阻网络3的第二端电连接至低电压端。电阻网络3可包括至少一个电阻，即：电阻网络3中电阻的数量可以为一个或者多个，例如，至少一个电阻可包括串联连接的电阻R1和电阻R2，电阻R1电连接至功率管2的第二端，电阻R2电连接至低电压端，例如，低电压端可以为接地端GND1。在实际应用中，电阻网络3还可以采用其它结构，例如，不同数量的电阻采用不同的连接方式进行电连接以形成不同的电阻网络3；也可以是MOS管、二极管接法的MOS管或其他部件，只要能够具有电阻的性质均可。

如图1所示，电阻网络3和功率管2之间的节点为稳压电路的输出端，该输出端输出的电压为Vout。电阻网络3将输出电压输出至误差运放器1，误差运放器1将输出电压与参考电压VREF进行比较并输出第一控制信号，其中，电阻网络3输出至误差运放器1的输出电压为反馈电压Vf，误差运放器1可根据反馈电压Vf的大小产生能够控制功率管2的控制端的第一控制信号，从而控制功率管2的输出电压Vout，达到使该输出电压恒定的目的。

如图1所示，在一种可能的实现方式中，反馈调节电路4接收的输出电压可以为Vout，并根据Vout产生能够控制功率管2的控制端的第二控制信号。在另一种可能的实现方式中，反馈调节电路4接收的输出电压可以为反馈电压Vf，并根据Vf产生能够控制功率管2的控制端的第二控制信号，此种情况图中未具体画出。当输出电压Vout发生变化时，由于第二控制信号可先于第一控制信号变化，第二控制信号可快速调节功率管2控制端的电流以快速调节功率管2的输出电压，从而降低了输出电压下冲。

图2为本实用新型实施例提供的一种反馈调节电路的结构示意图，如图2所示，反馈调节电路包括反馈路径5、电压响应电路6和电流响应电路7。反馈路径5与电压响应电路6和功率管2电连接，电流响应电路7与电压响应电路6和功率管2电连接。反馈路径5用于将变化的所述输出电压传输给电压响应电路6，电压响应电路6用于根据变化的所述输出电压而产生响应电压；电流响应电路7用于接收所述响应电压以产生响应电流，功率管2的控制端用于接收响应电流以改变所述输出电压。

如图2所示，反馈路径5的第一端电连接于输出电压，反馈路径5的第二端连接电压响应电路6，电压响应电路6的另一端与电流响应电路7的输入端电连接，电流响应电路7的输出端电连接功率管2的控制端，电流响应电路7对功率管2的控制端进行上拉或下拉。

如图2所示，电压响应电路6包括第一反馈管61、第二反馈管62和第一电流源63，电流响应电路7包括控制电路71和第一开关管72。第一电流源63的第一端电连接电源电压VDD，第一电流源63的第二端与第二反馈管62的第一端电连接，第二反馈管62的第二端与第一反馈管61的第一端电连接，第一反馈管61的第二端与低电压端电连接。反馈路径5的第一端电连接至第一反馈管61和第二反馈管62之间的第一节点，反馈路径5的第二端电连接至稳压电路的输出端。第一开关管72的控制端电连接至第一电流源63和第二反馈管62之间的第二节点，第一开关管72的输出端电连接至控制电路71的输入端，控制电路71的输出端电连接至功率管2的控制端。

如图2所示，当稳压电路从轻载到重载变化时，负载电流需要增大，然而功率管2不能足够快的向负载提供足够大的负载电流，因此输出电压Vout下降，反馈路径5接收输出电压Vout并将电压V0输入到第一反馈管61和第二反馈管62之间的第一节点，使得第一节点的电压为V0。由于第一节点的电压V0小于第二反馈管62的初始工作电压，因此第二反馈管62快速发生变化以使第二节点的电压V1也随之降低，降低的电压V1使得第一开关管72的输出电流发生变化，控制电路71根据第一开关管72输出的变化的电流，控制提供给功率管2的输出电流。若功率管2为P型管，例如，P型管为P型金属-氧化物-半导体(P-Metal-Oxide-Semiconductor，PMOS)晶体管，则控制电路71对功率管2的栅极进行快速下拉，从而使得功率管2的输出电流增加；若功率管为N型管，例如，N型管为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)晶体管，则控制电路71对功率管2的栅极进行快速上拉，从而使得功率管2的输出电流增加。功率管2的输出电路增加使得输出电压Vout增加，从而达到调节输出电压Vout的目的。

因此，本实用新型实施例的稳压电路中，增加的反馈调节电路能够快速调节从轻载到重载而导致的输出电压Vout下冲的问题，与仅设置有误差运放器的稳压电路相比对输出电压Vout的调节更加快速。通过改变功率管2控制端的电流，对功率管2进行快速上拉后下拉，对于稳定Vout更加快速。

图3为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图3所示，在图2的基础上，功率管2为P型管，例如，P型管为PMOS管，则电流响应电路7包括下拉电路73。下拉电路73用于根据降低的响应电压产生增大的响应电流，增大的响应电流对功率管2的控制端的电压进行下拉，以控制输出电压Vout增大。

在图2中，电流响应电路7包括控制电路71，示例性的，图2中的控制电路71包括图3中的下拉电路73，下拉电路73的输入端电连接至第一开关管72的输出端，下拉电路73的第一端电连接至功率管2的控制端，下拉电路73的第二端电连接至低电压端。图3中的功率管2以PMOS管为例，低电压端以接地端GND1为例，则下拉电路73的第一端电连接至PMOS管的控制端，下拉电路73的第二端电连接至接地端GND1。

如图3所示，稳压电压从轻载到重载变化时，输出电压Vout下降，第一开关管72的输出电流应使得下拉电路73对PMOS管的栅极产生比较大的下拉，使得PMOS管的Vg减小，从而增大PMOS管的|Vgs|电压，PMOS管的输出电流增大，以向电阻R1和电阻R2输入大电流，使得输出电压Vout增大。

图4为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图4所示，在图2的基础上，功率管2为N型管，例如，N型管为NMOS管，则电流响应电路7包括上拉电路74和下拉电路73。下拉电路73用于根据降低的响应电压产生增大的第一响应电流；上拉电路74用于根据第一响应电流产生增大的第二响应电流，增大的第二响应电流对功率管2的控制端的电压进行上拉，以控制输出电压Vout增大。

在图2中，电流响应电路7包括控制电路71，示例性的，图2中的控制电路71包括图4中的上拉电路74和下拉电路73，下拉电路73的输入端电连接至第一开关管72的输出端，下拉电路73的第一端电连接至上拉电路74的控制端，下拉电路73的第二端电连接至低电压端，上拉电路74的第一端电连接至电源电压VDD，上拉电路74的第二端电连接至功率管2的控制端。图4中的功率管2以NMOS管为例，低电压端以接地端GND1为例，则上拉电路74的第二端电连接至NMOS管的控制端，下拉电路73的第二端电连接至接地端GND1。

如图4所示，稳压电压从轻载到重载变化时，输出电压Vout下降，第一开关管72的输出电流应使得上拉电路74对NMOS管的栅极产生比较大的上拉，使得NMOS管的Vg增大，从而增大NMOS管的Vgs电压，NMOS管的输出电流增大，以向电阻R1和电阻R2输入大电流，使得输出电压Vout增大。

本实用新型实施例中，如图2至图4所示，第一反馈管61可包括MOS管、二极管接法的二极管、电流镜的输出晶体管或者电阻等，以使反馈电压V0不会直接接地；第二反馈管62应能根据反馈电压V0的变化而快速变化，在反馈电压V0降低时，能够快速下拉电压V1，第一开关管72和下拉电路73的组合能够对PMOS管的栅极产生快速下拉，第一开关管72、下拉电路73和上拉电路74的组合能够对NMOS管的栅极产生快速上拉。如图2至图4所示，稳压电路中设置第一电流源63、第二反馈管62和第一反馈管61，使得第一开关管72的直流工作点维持在其快速工作范围内。

图5为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图5所示，在图3的基础上，下拉电路72包括第六电流镜75，第六电流镜75的输入端与第一开关管72的输出端电连接，第六电流镜75的输出端与功率管2的控制端电连接。图5中的功率管2以PMOS管为例，则第六电流镜75的输出端电连接至PMOS管的控制端。

图6为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图6所示，在图4的基础上，下拉电路72包括第六电流镜75，上拉电路74包括第七电流镜76，第六电流镜75的输入端与第一开关管72的输出端电连接，第六电流镜75的输出端与第七电流镜76的输入端电连接，第七电流镜76的输出端与功率管2的控制端电连接。图6中的功率管2以NMOS管为例，则第七电流镜76的输出端电连接至NMOS管的控制端。

图7为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图7所示，在图2的基础上，第一电流源63为第一电流镜64，第一反馈管62为第二电流镜65的输出晶体管，第二反馈管62为第三电流镜66的输出晶体管，第一电流镜65的输出端与第二反馈管62电连接，第一电流镜65的输入端通过第四电流镜67的输出晶体管第一端电连接以形成第三节点，第四电流镜67的输出晶体管第二端与第五电流镜68的输出晶体管第一端电连接，第五电流镜68的输出晶体管第二端与低电压端电连接。图7中的低电压端以接地端GND1为例，则第五电流镜68的输出晶体管第二端与接地端GND1电连接。

图8为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图8所示，在图7的基础上，控制电路71包括第六电流镜75，第六电流镜75的输入端与第一开关管72的输出端电连接，第六电流镜75的输出端与功率管2的控制端电连接。图8中的功率管2以PMOS管为例，则第六电流镜75的输出端电连接至PMOS管的控制端。其中，图3中的下拉电路73为图8中的第六电流镜75。

图9为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图9所示，在图7的基础上，控制电路71包括第六电流镜75和第七电流镜76，第六电流镜75的输入端与第一开关管72的输出端电连接，第六电流镜75的输出端与第七电流镜76的输入端电连接，第七电流镜76的输出端与功率管2的控制端电连接。图9中的功率管2以NMOS管为例，则第七电流镜76的输出端电连接至NMOS管的控制端。其中，图4中的下拉电路73为图9中的第六电流镜75，图4中的上拉电路74为图9中的第七电流镜76。

本实用新型实施例中，如图5至图9所示，第一电流源、第一反馈管、第二反馈管、上拉电路和下拉电路均可采用电流镜，以使反馈调节电路的至少部分子电路始终维持在线性区或者亚阈值区，这样晶体管的输出电流会跟随着栅源电压的变化而呈指数的变化，呈指数变化的电流能够起到快速上拉或下拉功率管栅极的目的，从而使得反馈调节电路能够快速响应输出电压Vout的变化以达到快速调节输出电压Vout的目的。另外，上述电路的设置具有电阻匹配的作用。

图10为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图10所示，在图8的基础上，第二节点与第三节点之间连接第二开关管69。其中，第二节点的电压为电压V1，第三节点的电压为电压V2。

若要维持第一开关管72的直流工作点不发生偏差或者偏差很小，应使得V2和V1相等，在第一电流镜的控制端和输出端设置有第二开关管69，第二开关管69维持导通以使V2＝V1，从而减小了反馈调节电路的直流工作点偏差，解决了电路不匹配的问题，提高了减小输出电压下冲的能力。

如图10所示，稳压电路还包括稳压模块80、第三反馈管和第四反馈管，第三反馈管为第八电流镜81的输出晶体管，第四反馈管为第九电流镜82的输出晶体管。稳压模块80的输入端电连接至第二开关管69的控制端和第八电流镜81的输出晶体管第一端，第八电流镜81的输出晶体管第二端与第九电流镜82的输出晶体管第一端电连接，第九电流镜82的输出晶体管第二端与低电压端电连接。

如图10所示，稳压电路中可设置稳压模块80和第三反馈管，从而使得第二开关管69的控制端的电压维持在一个稳定的电压。

如图10所示，为了实现电路匹配，稳压电路中可设置第四反馈管(例如第九电流镜82)，稳压模块80与第三反馈管(例如第八电流镜81)连接并且再与第四反馈管(例如第九电流镜)连接。这样第三反馈管与第二反馈管匹配，且第四反馈管与第一反馈管匹配，从而减少电路不匹配带来的问题。

如图10所示，稳压模块80包括第四晶体管和第五晶体管，第四晶体管的第一端电连接至电源电压，第四晶体管的控制端和第二端电连接至第五晶体管的第一端，第五晶体管的控制端和第二端电连接至第八电流镜的输出晶体管第一端，第五晶体管的控制端还连接至第二开关管的控制端。稳压模块80采用的是二极管接法的MOS管，其中，第四晶体管与第一电流镜匹配，第五晶体管与第二开关管匹配。

图11为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图11所示，在图9的基础上，第二节点与第三节点之间连接第二开关管69。其中，第二节点的电压为电压V1，第三节点的电压为电压V2。

如图11所示，稳压电路还包括稳压模块80、第三反馈管和第四反馈管，第三反馈管为第八电流镜81的输出晶体管，第四反馈管为第九电流镜82的输出晶体管。

对图11中第二开关管69、稳压模块80、第三反馈管和第四反馈管的描述可参见图10中的描述，此处不再重复描述。

图12为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图12所示，在图3的基础上，反馈调节电路还包括第一分流电路83，第一分流电路82与下拉电路73并联连接。第一分流电路83用于在有效的情况下，以使下拉电路73输出的电流降低。如图12所示，第一分流电路83的控制端电连接至第一模式控制端MODLE1，第一分流电路83的第一端电连接至下拉电路73的输入端，第一分流电路83的第二端电连接至低电压端。

图13为本实用新型实施例提供的另一种反馈调节电路的结构示意图，如图13所示，在图4的基础上，反馈调节电路还包括第一分流电路83，第一分流电路82与下拉电路73并联连接。第一分流电路83在有效的情况下，以使下拉电路73输出的电流降低。如图13所示，第一分流电路83的控制端电连接至第一模式控制端MODLE1，第一分流电路83的第一端电连接至下拉电路73的输入端，第一分流电路83的第二端电连接至低电压端。

如图12和图13所示，下拉电路73为第六电流镜，上拉电路74为第七电流镜。

本实用新型实施例中，如图12所示，为了使得反馈调节电路在无需调节时功耗降低且在需要调节时能够快速响应，在稳压电路中设置有与下拉电路73(例如第六电流镜)并联的第一分流电路83，第一分流电路83连接于第一模式控制端MODEL1。当需要降低反馈调节电路的功耗时，第一分流电路83开启以使第一分流电路83有效，使得第一开关管72的输出电流流入第一分流电路83和下拉电路73(例如第六电流镜)，从而使得下拉电路73(例如第六电流镜)输出的电流降低，降低的电流对PMOS管的栅极基本没有影响，因此反馈调节电路不对正常的稳压电路造成影响，同时能够降低功耗。同理，如图13所示，由于下拉电路73(例如第六电流镜)输出的电流降低，则上拉电路74(例如第七电流镜)输出的电流也降低，降低的电流对NMOS管的栅极基本没有影响，因此反馈调节电路不对正常的稳压电路造成影响，同时能够降低功耗。

本实用新型实施例中，如图12所示，当需要反馈调节电路工作时，第一模式控制端MODEL1使得第一分流电路83关闭，此时第一分流电路83不工作，使得第一开关管72产生的输出电流均流入下拉电路73(例如第六电流镜)，从而大电流能够对PMOS管的栅极产生快速下拉。同理，如图13所示，当需要反馈调节电路工作时，第一模式控制端MODEL1使得第一分流电路83关闭，此时第一分流电路83不工作，使得第一开关管72产生的输出电流均流入下拉电路73(例如第六电流镜)，此时流入上拉电路74(例如第七电流镜)的电流增大，从而大电流能够对NMOS管的栅极产生快速上拉。

图14为本实用新型实施例提供的另一种稳压电路的结构示意图，如图14所示，在图1的基础上，稳压电路还包括电流源提供电路，电流源提供电路与所述反馈调节电路4电连接或者与误差运放器1电连接，电流源提供电路用于给反馈调节电路4或给误差运放器1提供电流。电流源提供电路设置有多条电流源支路，至少一个电流源支路能够被选通以改变流入反馈调节电路4或误差运放器1的电流。

具体地，如图14所示，电流源提供电路连接于电源电压VDD和低电压端之间并为反馈调节电路4或误差运放器1供电。电流源提供电路包括供电电流镜91，供电电流镜91的输入端连接有多个并联的控制开关92，每个控制开关92连接有对应的子路电流源，至少一个控制开关92的控制端与第二模式控制端MODLE2电连接。供电电流镜91的输出端电连接至第八电流镜81的输入晶体管、第四电流镜67的输入晶体管和第三电流镜66的输入晶体管。

在一种可能的实现方式中，在图10的基础上，稳压电路包括电流源提供电路。如图14所示，稳压电路中设置了两个子路电流源，该两个子路电流源包括第一子路电流源IB1和第二子路电流源IB2。其中，第一子路电流源IB1直接电连接至供电电流镜91的输入端，并始终为供电电流镜91提供电流，从而使得反馈调节电路维持在一个低功耗状态；第二子路电流源IB2通过控制开关92电连接至供电电流镜91，且控制开关92的控制端受第二模式控制端MODEL2的控制，例如，控制开关92可以为第五开关管。在另一种可能的实现方式中，第一子路电流源IB1也通过控制开关92电连接至供电电流镜91的输入端。

为了使得反馈调节电路在无需调节时功功耗降低且在需要调节时能够快速响应，在稳压电路中设置有电流可调节的电流源提供电路。当需要降低反馈调节电路的功耗时，控制开关92(例如第五开关管)在第二模式控制端MODEL2的控制下断开，第二子路电流源IB2无法向供电电流镜91提供电流，使得提供给供电电流镜91的电流减小，从而使得提供给反馈调节电路后续的工作子电路的电流减小以降低功耗。当需要反馈调节电路工作时，控制开关92(例如第五开关管)在第二模式控制端MODEL2的控制下导通，第二子路电流源IB2能够向供电电流镜91提供电流，供电电流镜91的电流增加到正常工作状态需要的电流，从而可以进行输出电压的控制。

本实用新型实施例中，在图11的基础上，稳压电路还可包括电流源提供电路，此种情况未具体画出，此实施例中对电流源提供电路的具体描述可参见图14中对电流源提供电路的描述，此处不再重复描述。

图15为本实用新型实施例提供的另一种稳压电路的结构示意图，如图15所示，在图10的基础上，稳压电路还包括电流源提供电路和第一分流电路83。电流源提供电路连接于电源电压VDD和低电压端之间，电流源提供电路包括供电电流镜91，供电电流镜91的输入端连接有多个并联的控制开关92，每个控制开关92连接有对应的子路电流源，至少一个控制开关92的控制端与模式控制端MODLE电连接；第一分流电路83的控制端通过反相器NOT电连接至模式控制端MODLE，第一分流电路83的第一端电连接至下拉电路73的输入端，第一分流电路83的第二端电连接至低电压端。其中，对电流源提供电路的具体描述可参见图14中的描述，对第一分流电路83的具体描述可参见图12中的描述，此处不再重复描述。第一分流支路83和可调节的电流源提供电路可以通过上述方式共用一个模式控制端，也可以通过两个模式控制端，优选采用共用一个模式控制端的方式，能节约控制端数量、节约布线和简化电路。

为了降低功耗以及减少对正常稳压电路的影响，且反馈调节电路工作时能够快速响应，将图12中控制第一分流电路83的方案与图14中控制电流源提供电路的方案相结合，并为了节约外接引脚电路或简化布局布线，可以将两个方案的模式控制端共用，即通过一个模式控制端MODEL控制电流源提供电路以及第一分流电路83，第一分流电路83可通过一个反相器与模式控制端MODEL进行电连接。

例如，控制开关92和第一分流电路83均为高电平导通，MODLE＝0为低功耗模式，MODLE＝1为正常工作模式。当MODLE＝0时，控制开关92不导通，MODLE＝0时，经过反相器后输入至第一分流电路83控制端的控制信号为1，第一分流电路83导通；当MODLE＝1时，控制开关92导通，MODLE＝1时经过反相器后输入至第一分流电路83控制端的控制信号为0，第一分流电路83不导通。从而实现了图12和图14中的方案。

需要说明的是，若控制开关92为高电平导通且第一分流电路83为低电平导通，或者控制开关92为低电平导通且第一分流电路83为高电平导通，则第一分流电路83的控制端可直接电连接至模式控制端MODLE，从而省去反相器。例如，若控制开关92为高电平导通且第一分流电路83为低电平导通，当MODLE＝0时，控制开关92不导通，第一分流电路83导通；当MODLE＝1时，控制开关92导通，第一分流电路83不导通。从而达到了与设置反相器的方案相同的效果。

本实用新型实施例中，在图11的基础上，稳压电路还可包括电流源提供电路和第一分流电路83，此种情况未具体画出，此实施例中对电流源提供电路和第一分流电路83的具体描述可参见图15中对电流源提供电路和第一分流电路83的描述，此处不再重复描述。

图16为本实用新型实施例提供的另一种稳压电路的结构示意图，下面结合图16通过一个具体的实例，对图1至图15提供的稳压电路进行详细描述。如图16所示，第一电流镜4包括第六开关管MA11和第七开关管MA12；第八电流镜81包括输入晶体管MA3和输出晶体管MA5，第四电流镜67包括输入晶体管MA3和输出晶体管MA7，第三电流镜66包括输入晶体管MA3和输出晶体管MA9，第九电流镜82包括输入晶体管MA4和输出晶体管MA6，第五电流镜68包括输入晶体管MA4和输出晶体管MA8，第二电流镜65包括输入晶体管MA4和输出晶体管MA10；第六电流镜75包括输入晶体管MA13和输出晶体管MA14；稳压模块包括第四晶体管Ms5和第五晶体管Ms6；反馈路径包括反馈电容CT；第一分流电路83包括第三开关管MS1和第一晶体管MS3；供电电流镜91包括第六开关管MA1和第七开关管MA2；两个控制开关92包括第五开关管MS8和第八开关管MS7。

如图16所示，第六开关管MA11的第一端和第七开关管MA12的第一端均电连接至电源电压VDD，第六开关管MA11的控制端和第七开关管MA12的控制端均电连接至第三节点，第六开关管MA11的第二端电连接至第三节点，第七开关管MA12的第二端电连接至第二节点。

如图16所示，第二开关管MS4的控制端电连接至第五晶体管Ms6的控制端，第二开关管MS4的输入端电连接至第三节点，第二开关管MS4的输出端电连接至第二节点。

如图16所示，输入晶体管MA3的第一端和控制端电连接且均连接至第七开关管MA2的第二端，输入晶体管MA3的控制端还电连接至输出晶体管MA5的控制端、输出晶体管MA7的控制端和输出晶体管MA9的控制端，输入晶体管MA3的第二端电连接至输入晶体管MA4的第一端和控制端；输出晶体管MA5的第一端电连接至第五晶体管Ms6的第二端和控制端，输出晶体管MA5的第二端电连接至输出晶体管MA6的第一端；输出晶体管MA7的第一端电连接至第六开关管MA11的第二端和控制端，输出晶体管MA7的第二端电连接至输出晶体管MA8的第一端；输出晶体管MA9的第一端电连接至第二节点，输出晶体管MA9的第二端电连接至第一节点；输入晶体管MA4的第一端和控制端电连接，且输入晶体管MA4的控制端还电连接至输出晶体管MA6的控制端、输出晶体管MA8的控制端和输出晶体管MA10的控制端；输出晶体管MA6的第二端、输出晶体管MA8的第二端和输出晶体管MA10的第二端均电连接至低电压端。

如图16所示，第一开关管Ms0的控制端电连接至第二节点，第一开关管Ms0的输入端电连接至电源电压VDD，第一开关管Ms0的输出端电连接至第三开关管MS1的第一端。

如图16所示，输入晶体管MA13的控制端和输出晶体管MA14的控制端电连接至输入晶体管MA13的第一端，输入晶体管MA13的第二端电连接至低电压端；输出晶体管MA14的第一端电连接至功率管Mp的控制端，输出晶体管MA14的第二端电连接至低电压端。

如图16所示，第四晶体管Ms5的第一端电连接至电源电压VDD，第四晶体管Ms5的控制端和第二端电连接至第五晶体管Ms6的第一端，第五晶体管Ms5的控制端和第二端电连接至第八电流镜的输出晶体管MA5第一端，第五晶体管的控制端还连接至第二开关管Ms4的控制端。

如图16所示，功率管Mp的控制端电连接至输出晶体管MA14的第一端，功率管Mp的第一端电连接至电源电压VDD，功率管Mp的第二端电连接至电阻R1，电阻R1电连接至电阻R2，电阻R2电连接至低电压端。功率管Mp的第二端与电阻R1连接至稳压电路的输出端，稳压电路的输出端的电压为Vout。反馈电容CT的第一端电连接至第一节点，反馈电容CT的第二端电连接至稳压电路的输出端。其中，功率管Mp的控制端VGP采用虚线表示，因为VGP还连接于误差运放器且受误差运放器的控制。功率管Mp为PMOS管。

如图16所示，第三开关管MS1的控制端通过反相器NOT与模式控制端MODEL电连接，第三开关管MS1的第一端与第一开关管Ms0的输出端电连接，第三开关管MS1的第二端与第一晶体管MS3的第一端电连接，第一晶体管MS3的第二端与低电压端电连接，第一晶体管MS3的控制端与第一端电连接。

如图16所示，第一开关管Ms0的输出端与第六电流镜的输入端之间还设置有第二晶体管MS2。具体的，第一开关管Ms0的输出端与输入晶体管MA13的第一端之间设置有第二晶体管MS2。第二晶体管MS2的控制端电连接至电源电压VDD。为进一步实现电路匹配，在第一开关管Ms0和输入晶体管MA13之间设置第二晶体管MS2，第二晶体管MS2可设置为常导通，这样第三开关管MS1与第二晶体管MS2匹配，第一晶体管MS3与输入晶体管MA13匹配，例如，第一晶体管MS3可采用二极管接法的MOS管。

如图16所示，第六开关管MA1的控制端和第七开关管MA2的控制端电连接至第八开关管MS7的第一端，第六开关管MA1的第一端和第七开关管MA2的第一端均连接至电源电压VDD，第六开关管MA1的第二端电连接至第八开关管MS7的第一端，第七开关管MA2的第二端电连接至输入晶体管MA3的第一端。

如图16所示，第五开关管MS8的控制端电连接至模式控制端MODEL，第五开关管MS8的第一端电连接至第八开关管MS7的第一端，第五开关管MS8的第二端电连接至第二子路电流源IB2；第八开关管MS7的控制端电连接至电源电压VDD，第八开关管MS7的第二端电连接至第一子路电流源IB1。其中，第八开关管MS7处于常导通状态，且第八开关管MS7与第五开关管MS8匹配。

图17为本实用新型实施例提供的另一种稳压电路的结构示意图，下面结合图17通过一个具体的实例，对图1至图15提供的稳压电路进行详细描述。如图17所示，与图16的结构相比，图17与图16的区别在于，该稳压电路包括第七电流镜76，第七电流镜76包括输入晶体管MA15和输出晶体管MA16。输入晶体管MA15的控制端和输出晶体管MA16的控制端电连接至输出晶体管MA14的第一端，输入晶体管MA15的第二端电连接至输出晶体管MA14的第一端，输入晶体管MA15的第一端电连接至电源电压VDD。输出晶体管MA16的第一端电连接至电源电压VDD，输出晶体管MA16的第二端电连接至功率管Mp的控制端。功率管Mp为NMOS管。对图17中其余结构的描述可参见图16中的描述，此处不再重复描述。

本实用新型实施例中，如图1至图17所示，稳压电路为LDO电路。

本实用新型实施例提供的技术方案中，稳压电路包括误差运放器、功率管、电阻网络和反馈调节电路，当输出电压发生变化时，由于反馈调节电路产生的第二控制信号可先于误差运放器产生的第一控制信号变化，因此，反馈调节电路产生的第二控制信号可快速调节功率管控制端的电流以快速调节功率管的输出电压，从而降低了输出电压下冲。本实用新型实施例中由于降低了输出电压下冲，从而避免了触发稳压电路的POR电路复位，使得芯片能够正常工作。

相关技术中，普遍无片外电容LDO电路的结构通常采用米勒补偿技术，该米勒补偿技术可保持主极点在内部，环路带宽UGB≈gm/C。其中，gm为误差运放器的差分对跨导，C为米勒补偿电容。由于误差运放器的偏置电流为固定电流，导致误差运放器的差分对跨导gm恒定，由于环路带宽UGB≈gm/C，若米勒补偿电容C恒定，则环路带宽恒定，因此在不同负载下，LDO电路的环路带宽保持不变。在大负载情况下，由于LDO电路的带宽恒定，导致环路响应变差，若需要增大环路带宽，则只能减小米勒补偿电容C，但是米勒补偿电容C不可能做到无限小，且会对环路稳定性设计带来挑战。若需要增大环路带宽，则需要增大误差运放器的gm，则误差运放器需要的偏置电流要增加，则导致LDO电路的静态功耗增加。

为解决上述技术问题，本实用新型实施例提供了一种稳压电路。图18为本实用新型实施例提供的另一种稳压电路的结构示意图，如图18所示，在图1的基础上，该稳压电路还包括输出电流感测电路93和基准电流电路94，输出电流感测电路93与功率管Mp和误差运放器1电连接，基准电流电路94与误差运放器1电连接。输出电流感测电路93用于感测功率管Mp的输出电流，并产生随输出电流变化而变化的感测电流。基准电流电路94为误差运放器1提供基准电流，基准电流跟随感测电流的变化而变化，以调整误差运放器1的跨导。

示例性的，基准电流可包括第一基准电流Ibias和第二基准电流，基准电流电路94为误差运放器1提供固定的第一基准电流Ibias，输出电流感测电路93向误差运放器1输出第二基准电流，第二基准电流可跟随输出电流感测电路93产生的感测电流的变化而变化，流入误差运放器1的基准电流为第一基准电流电路和第二基准电流共同作用的结果，因此基准电流跟随感测电流的变化而变化。

如图18所示，输出电流感测电路93的输入端与功率管Mp的第二端电连接，基准电流电路94的输出端与误差运放器1的电流输入端电连接(注示意图中将基准电流电路94放置于误差运放器与低电压端之间，也可以是基准电流电路94设置于电源电压与误差运放器之间，这里只是一个示例，方式位置可根据设计而调整，具体可以见图21所示的电路示例)，输出电流感测电路93的输出端与基准电流电路94的输入端电连接。输出电流感测电路93的一端还连接至电源电压VDD，输出电流感测电路93的另一端还连接至低电压端EP1。功率管Mp为PMOS管，或者，在实际应用中，功率管M还可以为NMOS管Mn，此种情况图中未画出。

进一步地，如图18所示，该稳压电路还包括米勒补偿电容C，米勒补偿电容C的第一端电连接至误差运放器1，米勒补偿电容C的第二端电连接至功率管Mp的第二端。

本实用新型实施例中，由于UGB≈gm/C，gm由误差运放器1的差分电路输出决定，而gm又与误差运放器1的基准电流大小有关，因此在稳压电路中设置一个输出电流感测电路93，输出电流感测电路93能够根据输出电流(负载电流IL)的变化而变化并产生随输出电流变化而变化的感测电流，当负载电流IL变大时，感测电流随之变大，则基准电流跟随感测电流的变化而变化，输出电流感测电路93也增大输入到误差运放器1的基准电流，从而流入误差运放器1的基准电流增大，gm与流入的基准电流有关，在米勒补偿电容C恒定时，gm变大则环路带宽增大。即：由于误差运放器1的偏置电流为可变电流，在原固定偏置电流的基础上，增加了一个可变电流，该可变电流通过输出电流感测电路93对功率管M(Mp或Mn)的电流进行采样，可变电流和负载电流IL成正比，误差运放器1的差分对跨导gm和可变电流也成正比，因此输出负载电流越大，可变电流越大，运放的差分对跨导gm越大，由于环路带宽UGB≈gm/C，若米勒补偿电容C恒定，则输出负载电流越大则环路带宽越大，因此在不同负载下，LDO电路的环路带宽会跟随负载电流IL成正比变化，在大负载情况下，由于LDO电路的带宽增大，导致环路响应变好，因此可适用于大负载应用下的需求。

图19为本实用新型实施例提供的另一种稳压电路的结构示意图，如图19所示，在图18的基础上，稳压电路还包括第一增流电路95，第一增流电路95用于在有效的情况下，以使输出电流感测电路93的输出电流增加，从而进一步提高流入误差运放器的电流，提高跨导gm，环路响应得到进一步提高。可选地，第一增流电路95可设置于输出电流感测电路93中。

如图19所示，第一增流电路95的控制端电连接至模式控制端MODEL。模式控制端MODEL可通过控制第一增流电路95以控制输出电流感测电路93的输出电流的大小。模式控制端MODEL通过控制第一增流电路95的通断，以控制输出电流感测电路93输入到误差运放器1的电流。当模式控制端MODEL的控制信号为低功耗信号时，第一增流电路95不导通，使得输出电流感测电路93的总体输出电流变小，从而降低了整个稳压电路的功耗；当模式控制端MODEL的控制信号为正常模式或者高负载模式时，第一增流电路95导通，使得电流感测电路93的总体输出电流变大，稳压电路正常工作，而且基准电流能够增加，提高了跨导，电路响应速度变快。其中，电流感测电路93输出至误差运放器1的输出电流为第二基准电流。

图20为本实用新型实施例提供的另一种稳压电路的结构示意图，如图20所示，在图19的基础上，基准电流电路94的控制端电连接至模式控制端MODEL。

如图20所示，基准电流电路94受控于模式控制端MODEL而增大或减小第一基准电流Ibias。当模式控制端MODEL的控制信号为低功耗信号时，基准电流电路94输出的第一基准电流Ibias减小，使得误差运放器1的总体电流变小，从而降低了整个稳压电路的功耗；当模式控制端MODEL的控制信号为正常模式或者高负载模式时，基准电流电路94输出的第一基准电流Ibias变大，使得误差运放器1的总体电流变大，稳压电路正常工作。

如图20所示，稳压电路可同时控制第一增流电路95和基准电流电路94。并且，为简化电路和节约外界端子数量，第一增流电路95和基准电流电路94可共用模式控制端MODEL。若第一增流电路95和基准电流电路的控制方式相同时，则第一增流电路95和基准电流电路94均可以直接与模式控制端MODEL电连接；若第一增流电路95和基准电流电路94的控制方式不同时，第一增流电路95或基准电流电路94可通过反相器电连接至模式控制端MODEL。

图21为本实用新型实施例提供的另一种稳压电路的结构示意图，下面结合图21通过一个具体的实例，对图18至图20提供的稳压电路进行详细描述。如图21所示，误差运放器1包括晶体管M5至晶体管M8，输出电流感测电路93包括晶体管MB1至MB13，基准电流电路94包括晶体管M1、晶体管M2、第一子电流源IB和第二子电流源K*IB、晶体管M3和晶体管M4(晶体管M3和晶体管M4组成电流镜)。

第一增流电路95包括第四开关管MS11和第三晶体管MS22。第四开关管MS11的控制端电连接至模式控制端MODEL，第四开关管MS11的第二端与第三晶体管MS22的第一端电连接，第三晶体管MS22的第二端与低电压端电连接。进一步地，第四开关管MS11的第一端电连接至晶体管MB3的第一端，第三晶体管MS22的的控制端电连接至晶体管MB6的第一端。

如图21所示，晶体管M5的控制端电连接至电阻R1和电阻R2之间的节点，晶体管M5的第一端电连接至第四晶体管M4的第二端，晶体管M5的第二端电连接至晶体管M7的第一端。晶体管M6的控制端电连接至参考电压VREF，晶体管M6的第一端电连接至第四晶体管M4的第二端，晶体管M6的第二端电连接至晶体管M8的第一端。晶体管M7的控制端电连接至晶体管M5的第二端以及晶体管M8的控制端，晶体管M7的第二端电连接至低电压端。晶体管M8的控制端电连接至晶体管M7的控制端，晶体管M8的第一端电连接至晶体管M6的第二端，晶体管M8的第二端电连接至低电压端。

如图21所示，晶体管M1的控制端电连接至模式控制端MODEL，晶体管M1的第一端电连接至晶体管M3的第二端，晶体管M1的第二端电连接至第二子电流源K*IB。晶体管M2的控制端电连接至电源电压VDD，晶体管M2的第一端电连接至晶体管M3的第二端，晶体管M2的第二端电连接至第一子电流源IB。晶体管M3的控制端电连接至晶体管M3的第二端以及晶体管M4的控制端，晶体管M3的第一端电连接至电源电压VDD。晶体管M4的第一端电连接至电源电压VDD。第一子电流源IB和第二子电流源K*IB还电连接至低电压端。

如图21所示，晶体管MB1的控制端电连接至晶体管MB2的控制端，晶体管MB1的第一端电连接至电源电压VDD，晶体管MB1的第二端电连接至晶体管M4的第二端。晶体管MB2的第一端电连接至电源电压VDD，晶体管MB2的第二端电连接至晶体管MB2的控制端以及晶体管MB3的第一端。晶体管MB3的控制端电连接至电源电压VDD，晶体管MB3的第二端电连接至晶体管MB4的第一端。晶体管MB4的控制端电连接至晶体管MB6的第一端，晶体管MB4的第二端电连接至低电压端。晶体管MB5的控制端电连接至晶体管MB6的第一端，晶体管MB5的第一端电连接至晶体管MB7的第二端，晶体管MB5的第二端电连接至低电压端。晶体管MB6的控制端电连接至晶体管MB11的控制端，晶体管MB6的第一端电连接至晶体管MB8的第二端，晶体管MB6的第二端电连接至低电压端。晶体管MB7的控制端电连接至晶体管MB7的第二端，晶体管MB7的第一端电连接至晶体管MB13的第二端。晶体管MB8的控制端电连接至晶体管MB10的控制端，晶体管MB8的第一端电连接至晶体管MB13的第二端。晶体管MB9的控制端电连接至晶体管MB10的控制端，晶体管MB9的第一端电连接至第一端电连接至晶体管MB10的第一端，晶体管MB9的第二端电连接至晶体管MB11的第一端。晶体管MB10的控制端电连接至晶体管MB10的第二端，晶体管M10的第一端电连接至功率管Mp的第二端，晶体管MB10的第二端电连接至晶体管MB12的第一端。晶体管MB11控制端电连接至晶体管MB11的第一端，晶体管MB11的第二端电连接至低电压端。晶体管MB12的控制端电连接至晶体管MB8的第二端，晶体管MB12的第二端电连接至低电压端。晶体管MB13的控制端电连接至功率管Mp的控制端，晶体管MB13的第一端电连接至电源电压VDD。

米勒补偿电容C的第一端电连接至晶体管M6的第二端和晶体管M8的第一端。米勒补偿电容C的第二端电连接至功率管Mp的第二端。

如图21所示，基准电流电路94的晶体管M4第二端输出的电流为第一基准电流Ibias，输出电流感测电路93的输出端输出的电流为第二基准电流，第一基准电流Ibias和第二基准点电流共同作用而得出的基准电流流入误差运放器1中。

如图21所示，在输出电流感测电路93中，晶体管MB5至晶体管MB12组成电流镜组，使得VB＝Vout，实现了晶体管MB4对电流镜M5的电流复制，其中，VB为晶体管MB7和晶体管MB13之间连接节点的电压；当负载电流IL增大时，通过晶体管MB1的调节电流Ifb也增大，从而流入到误差运放器1的电流增加，进而增加了环路增益。

如图21所示，第四开关管MS11和第三晶体管MS22形成第一增流电路95。当MODEL为0时，晶体管MB11和晶体管MB22不导通，因此通过晶体管MB2的电流Ifb减小，从而降低了功耗；当MODEL为1时，晶体管MB11和晶体管MB22导通，通过晶体管MB2的电流Ifb增加，电路正常工作同时能够增加跨导，提高响应速度。

如图21所示，晶体管MB3与第四开关管MS11匹配，晶体管MB3常导通。

如图21所示，第一子电流源IB和第二子电流源K*IB构成基准电流电路。当MODEL为0时，晶体管M1不导通，从而基准电流电路中每条支路的电流变小，从而减低了功耗；当MODEL为1时，晶体管M1导通，基准电流电路中的电流增大，电路正常工作。

如图21所示，第三晶体管MS22与晶体管MB4的电流比为M：1，晶体管M1与晶体管MB2的电流比为K：1，晶体管MB13与晶体管Mp的电流比为1：N。通过设置适当的K、M和N的值，来保证环路的响应和功耗的折衷。

第一分流电路83是将上一级的电流进行分流或不分流，第一增流电路95是向上一级提供电流或不提供电流，但结构基本相似，对于第一分流电路83有效指的是让流入下拉电路的电流降低的状态，如对应的晶体管导通；对于第一增流电路95有效指的是让流入基准电流电路的电流增加的状态，如对应的晶体管导通。第一子电流源IB和第二子电流源K*IB的控制方式与上文描述的第一子路电流源IB1和第二子路电流源IB2的控制方式相同，这几个电流控制方式可以以多种组合的方式进行组合，如图16、图17和图21中具体电路示出的那样外，可以将第一增流电路95结合到图16和图17中，也可以将第一子电流源IB和第二子电流源K*IB的控制方式应用于图16和图17中，也可以将图21中的方式均适用于图16和图17中等，多种组合方式视具体需求可自由设置。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。

Claims (21)

1.一种稳压电路，其特征在于，包括：误差运放器、功率管、电阻网络和反馈调节电路，所述功率管与所述误差运放器、所述电阻网络和所述反馈调节电路电连接；

功率管，用于接收电源电压，并产生输出电压，所述输出电压通过所述电阻网络输出；

所述误差运放器，用于接收参考电压以及所述输出电压，并产生控制所述功率管的控制端的第一控制信号；

所述反馈调节电路，用于接收所述输出电压，并产生控制所述功率管的控制端的第二控制信号，所述输出电压发生变化，所述第二控制信号先于所述第一控制信号变化；

所述功率管还用于在所述第二控制信号控制下流入控制端的电流发生变化以快速调节所述输出电压至预设电压值。

2.根据权利要求1所述的稳压电路，其特征在于，所述反馈调节电路包括：反馈路径、电压响应电路和电流响应电路，所述反馈路径与所述电压响应电路和所述功率管电连接，所述电流响应电路与所述电压响应电路和所述功率管电连接；

所述反馈路径用于将变化的所述输出电压传输给所述电压响应电路，所述电压响应电路用于根据变化的所述输出电压而产生响应电压；

所述电流响应电路用于接收所述响应电压以产生响应电流，所述功率管的控制端用于接收所述响应电流以改变所述输出电压。

3.根据权利要求2所述的稳压电路，其特征在于，所述功率管为P型管，所述电流响应电路包括下拉电路；

所述下拉电路用于根据降低的所述响应电压产生增大的所述响应电流，增大的所述响应电流对所述功率管的控制端的电压进行下拉，以控制所述输出电压增大。

4.根据权利要求2所述的稳压电路，其特征在于，所述功率管为N型管，所述电流响应电路包括上拉电路和下拉电路；

所述下拉电路用于根据降低的所述响应电压产生增大的第一响应电流；

所述上拉电路用于根据所述第一响应电流产生增大的第二响应电流，增大的所述第二响应电流对所述功率管的控制端的电压进行上拉，以控制所述输出电压增大。

5.根据权利要求1所述的稳压电路，其特征在于，所述稳压电路还包括输出电流感测电路，所述输出电流感测电路与所述功率管和所述误差运放器电连接，所述输出电流感测电路用于感测所述功率管的输出电流，并产生随所述输出电流变化而变化的感测电流；

所述稳压电路还包括基准电流电路，所述基准电流电路与所述误差运放器电连接，所述基准电流电路用于为所述误差运放器提供基准电流，所述基准电流跟随所述感测电流的变化而变化，以调整所述误差运放器的跨导。

6.根据权利要求1所述的稳压电路，其特征在于，所述稳压电路还包括电流源提供电路，所述电流源提供电路与所述反馈调节电路电连接或者与所述误差运放器电连接，所述电流源提供电路用于给所述反馈调节电路或给所述误差运放器提供电流；

所述电流源提供电路设置有多条电流源支路，至少一个所述电流源支路用于能够被选通以改变流入所述反馈调节电路或所述误差运放器的电流。

7.根据权利要求3或4所述的稳压电路，其特征在于，所述反馈调节电路还包括第一分流电路，所述第一分流电路与所述下拉电路并联连接；所述第一分流电路用于在有效的情况下，以使所述下拉电路输出的电流降低。

8.根据权利要求5所述的稳压电路，其特征在于，所述稳压电路还包括第一增流电路；所述第一增流电路用于在有效的情况下，以使所述输出电流感测电路的输出电流增加。

9.一种稳压电路，包括误差运放器，功率管、电阻网络，所述功率管的第一端连接电源电压，所述功率管的第二端与所述电阻网络连接以产生输出电压；所述误差运放器的第一端连接参考电压，所述误差运放器的第二端连接所述输出电压，所述误差运放器的输出端连接所述功率管的控制端；其特征在于，所述稳压电路还包括反馈调节电路；

所述反馈调节电路包括反馈路径、电压响应电路和电流响应电路；所述反馈路径的第一端电连接于所述输出电压，所述反馈路径的第二端连接所述电压响应电路，所述电压响应电路的另一端与所述电流响应电路的输入端电连接，所述电流响应电路的输出端电连接所述功率管的控制端，所述电流响应电路对所述功率管的控制端进行上拉或下拉。

10.根据权利要求9所述的稳压电路，其特征在于，所述电压响应电路包括第一反馈管、第二反馈管和第一电流源，所述电流响应电路包括控制电路和第一开关管；

所述第一电流源的第一端电连接所述电源电压，所述第一电流源的第二端与所述第二反馈管的第一端电连接，所述第二反馈管的第二端与所述第一反馈管的第一端电连接，所述第一反馈管的第二端与低电压端电连接；

所述反馈路径的第一端电连接至所述第一反馈管和所述第二反馈管之间的第一节点，所述反馈路径的第二端电连接至所述稳压电路的输出端；

所述第一开关管的控制端电连接至所述第一电流源和所述第二反馈管之间的第二节点，所述第一开关管的输出端电连接至所述控制电路的输入端，所述控制电路的输出端电连接至所述功率管的控制端。

11.根据权利要求10所述的稳压电路，其特征在于，所述功率管为P型管，所述控制电路包括下拉电路，所述下拉电路的输入端电连接至所述第一开关管的输出端，所述下拉电路的第一端电连接至所述功率管的控制端，所述下拉电路的第二端电连接至低电压端；或者，所述功率管为N型管，所述控制电路包括上拉电路和下拉电路，所述下拉电路的输入端电连接至所述第一开关管的输出端，所述下拉电路的第一端电连接至所述上拉电路的控制端，所述下拉电路的第二端电连接至低电压端，所述上拉电路的第一端电连接至所述电源电压，所述上拉电路的第二端电连接至所述功率管的控制端。

12.根据权利要求11所述的稳压电路，其特征在于，所述反馈调节电路包括第一分流电路；所述第一分流电路的控制端电连接至第一模式控制端，所述第一分流电路的第一端电连接至所述下拉电路的输入端，所述第一分流电路的第二端电连接至低电压端。

13.根据权利要求11所述的稳压电路，其特征在于，所述稳压电路还包括电流源提供电路，所述电流源提供电路连接于所述电源电压和所述低电压端之间并为所述反馈调节电路或所述误差运放器供电；所述电流源提供电路包括供电电流镜，所述供电电流镜的输入端连接有多个并联的控制开关，每个所述控制开关连接有对应的子路电流源，至少一个所述控制开关的控制端与第二模式控制端电连接。

14.根据权利要求11所述的稳压电路，其特征在于，所述稳压电路还包括输出电流感测电路，所述输出电流感测电路的输入端与所述功率管的第二端电连接；

所述稳压电路还包括基准电流电路，所述基准电流电路的输出端与所述误差运放器的电流输入端电连接，所述输出电流感测电路的输出端与所述基准电流电路的输入端电连接。

15.根据权利要求10所述的稳压电路，其特征在于，所述第一电流源为第一电流镜，所述第一反馈管为第二电流镜的输出晶体管，所述第二反馈管为第三电流镜的输出晶体管，所述第一电流镜的输出端与所述第二反馈管电连接，所述第一电流镜的输入端通过第四电流镜的输出晶体管第一端电连接以形成第三节点，所述第四电流镜的输出晶体管第二端与第五电流镜的输出晶体管第一端电连接，所述第五电流镜的输出晶体管第二端与低电压端电连接；

所述控制电路包括第六电流镜，所述第六电流镜的输入端与所述第一开关管的输出端电连接，所述第六电流镜的输出端与所述功率管的控制端电连接，或，所述控制电路包括第六电流镜和第七电流镜，所述第六电流镜的输入端与所述第一开关管的输出端电连接，所述第六电流镜的输出端与所述第七电流镜的输入端电连接，所述第七电流镜的输出端与所述功率管的控制端电连接。

16.根据权利要求15所述的稳压电路，其特征在于，所述第二节点与所述第三节点之间连接第二开关管。

17.根据权利要求15所述的稳压电路，其特征在于，所述反馈调节电路还包括第一分流电路，所述第一分流电路包括第三开关管和第一晶体管，所述第三开关管的控制端电连接模式控制端，所述第三开关管的第一端与所述第一开关管的输出端电连接，所述第三开关管的第二端与所述第一晶体管的第一端电连接，所述第一晶体管的第二端与低电压端电连接。

18.根据权利要求15所述的稳压电路，其特征在于，所述第一开关管的输出端与所述第六电流镜的输入端之间还设置有第二晶体管。

19.根据权利要求14所述的稳压电路，其特征在于，所述稳压电路还包括第一增流电路，所述第一增流电路包括第四开关管和第三晶体管，所述第四开关管的控制端电连接至模式控制端，所述第四开关管的第二端与所述第三晶体管的第一端电连接，所述第三晶体管的第二端与低电压端电连接。

20.根据权利要求19所述的稳压电路，其特征在于，所述基准电流电路的控制端电连接至所述模式控制端。

21.根据权利要求16所述的稳压电路，其特征在于，所述稳压电路还包括第三反馈管和第四反馈管、第四晶体管和第五晶体管，所述第三反馈管为第八电流镜的输出晶体管，所述第四反馈管为第九电流镜的输出晶体管；

所述第四晶体管的第一端电连接至电源电压，所述第四晶体管的控制端和第二端电连接至所述第五晶体管的第一端，所述第五晶体管的控制端和第二端电连接至所述第八电流镜的输出晶体管第一端，所述第五晶体管的控制端还连接至所述第二开关管的控制端；

所述第八电流镜的输出晶体管第二端与所述第九电流镜的输出晶体管第一端电连接，所述第九电流镜的输出晶体管第二端与低电压端电连接。