CN219643889U - 可调差分信号发生电路及差分信号发生器 - Google Patents
可调差分信号发生电路及差分信号发生器 Download PDFInfo
- Publication number
- CN219643889U CN219643889U CN202320419190.5U CN202320419190U CN219643889U CN 219643889 U CN219643889 U CN 219643889U CN 202320419190 U CN202320419190 U CN 202320419190U CN 219643889 U CN219643889 U CN 219643889U
- Authority
- CN
- China
- Prior art keywords
- pulse
- gate
- pin
- generating circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 3
- 101000688543 Homo sapiens Shugoshin 2 Proteins 0.000 claims description 2
- 101100328360 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clr1 gene Proteins 0.000 claims description 2
- 102100024238 Shugoshin 2 Human genes 0.000 claims description 2
- YWXYYJSYQOXTPL-SLPGGIOYSA-N isosorbide mononitrate Chemical compound [O-][N+](=O)O[C@@H]1CO[C@@H]2[C@@H](O)CO[C@@H]21 YWXYYJSYQOXTPL-SLPGGIOYSA-N 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型公开了可调差分信号发生电路及差分信号发生器，电路包括震荡电路、正交脉冲发生电路、计数电路及脉冲信号输出电路，正交脉冲发生电路包括第一脉冲发生电路、第二脉冲发生电路及第一非门。震荡电路产生频率可调的输出基波，正交脉冲发生电路将输出基波转换为两组正交的单端信号，第一脉冲发生电路将单端信号转换为两组差分信号并分别通过第一脉冲输出端及第二脉冲输出端输出，第二脉冲发生电路将单端信号转换为两组差分信号并通过第三脉冲输出端及第四脉冲输出端输出，计数电路用于获取单端信号并进行计数，累计一定数值则通过脉冲信号输出电路输出脉冲波，通过简单电路结构模拟差分型编码器的信号输出，具有电路精检、成本低廉的特点。
Description
技术领域
本实用新型涉及电路技术领域，尤其涉及一种可调差分信号发生电路及差分信号发生器。
背景技术
在变频器行业，有些开环控制需要更高的稳速精度、更快的转矩响应、更强大的低频力矩控制性能时，需要安装脉冲编码器。为了提高所安装的脉冲编码器的可靠性，变频器厂家生产的PG卡进行功能测试时需要一种工装模拟脉冲编码器发出的波形，通常各厂家采用PLC或者电机安装脉冲编码器进行测试，但上述方法成本较高、体积大、接线复杂、不方便维护。因此，现有技术方法中用于模拟脉冲编码器发出的波形的设备存在效率较低的问题。
实用新型内容
本实用新型实施例提供了一种可调差分信号发生电路及差分信号发生器，旨在解决现有技术方法中用于模拟脉冲编码器发出的波形的设备存在效率较低的问题。
第一方面，本实用新型实施例提供了一种可调差分信号发生电路，其中，所述电路包括震荡电路、正交脉冲发生电路、计数电路及脉冲信号输出电路；
所述正交脉冲发生电路包括第一脉冲发生电路、第二脉冲发生电路及第一非门；
所述震荡电路的输出端同时连接所述第一脉冲发生电路的输入端及所述第一非门的输入端，所述第一非门的输出端连接所述第二脉冲发生电路的输入端；
所述第一脉冲发生电路包括第一D触发器、第二非门、第三非门、第一脉冲输出端及第二脉冲输出端；
所述第一D触发器的CLK1管脚作为所述第一脉冲发生电路的输入端、Q1管脚连接所述第二非门的输入端；所述第二非门的输出端同时连接所述第三非门的输入端及所述第二脉冲输出端；所述第三非门的输出端连接所述第一脉冲输出端；
所述第二脉冲发生电路包括第二D触发器、第四非门、第五非门、第三脉冲输出端及第四脉冲输出端；
所述第二D触发器的CLK2管脚作为所述第二脉冲发生电路的输入端、PR2管脚连接所述第四非门的输入端；所述第四非门的输出端同时连接所述第五非门的输入端及所述第四脉冲输出端；所述第五非门的输出端连接所述第三脉冲输出端；
所述计数电路的输入端连接第一单端或第二单端，所述计数电路的输出端连接所述脉冲信号输出电路的输入端；所述第一单端为所述Q1管脚与所述第二非门的输入端之间的连接点，所述第二单端为所述PR2管脚与所述第四非门的输入端之间的连接点。
第二方面，本实用新型实施例提供了一种差分信号发生器，其中，所述差分信号发生器包括如上述第一方面所述的可调差分信号发生电路。
本实用新型实施例提供了一种可调差分信号发生电路及差分信号发生器，电路包括震荡电路、正交脉冲发生电路、计数电路及脉冲信号输出电路，其中，正交脉冲发生电路包括第一脉冲发生电路、第二脉冲发生电路及第一非门。通过上述方法，震荡电路产生频率可调的输出基波，正交脉冲发生电路将输出基波转换为两组正交的单端信号，第一脉冲发生电路将单端信号转换为两组差分信号并分别通过第一脉冲输出端及第二脉冲输出端输出，第二脉冲发生电路将单端信号转换为两组差分信号并通过第三脉冲输出端及第四脉冲输出端输出，计数电路用于获取单端信号并进行计数，累计一定数值则通过脉冲信号输出电路输出脉冲波，通过简单电路结构模拟差分型编码器的信号输出，具有电路结构精检、成本低廉的特点。
附图说明
为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的可调差分信号发生电路的整体电路结构图；
图2为本实用新型实施例提供的可调差分信号发生电路的局部电路结构图；
图3为本实用新型实施例提供的可调差分信号发生电路的输出波形示意图；
图4为本实用新型实施例提供的可调差分信号发生电路的另一输出波形示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1，图1为本实用新型实施例提供的可调差分信号发生电路的整体电路结构图，如图所示，所述电路包括震荡电路S、正交脉冲发生电路F、计数电路UC及脉冲信号输出电路T；所述正交脉冲发生电路F包括第一脉冲发生电路、第二脉冲发生电路及第一非门U2-A；所述震荡电路S的输出端同时连接所述第一脉冲发生电路的输入端及所述第一非门U2-A的输入端，所述第一非门U2-A的输出端连接所述第二脉冲发生电路的输入端；所述第一脉冲发生电路包括第一D触发器U3-A、第二非门U7-A、第三非门U7-B、第一脉冲输出端OUTA+及第二脉冲输出端OUTA-；所述第一D触发器U3-A的CLK1管脚作为所述第一脉冲发生电路的输入端、Q1管脚连接所述第二非门U7-A的输入端；所述第二非门U7-A的输出端同时连接所述第三非门U7-B的输入端及所述第二脉冲输出端OUTA-；所述第三非门U7-B的输出端连接所述第一脉冲输出端OUTA+；所述第二脉冲发生电路包括第二D触发器U3-B、第四非门U7-C、第五非门U7-D、第三脉冲输出端OUTB+及第四脉冲输出端OUTB-；所述第二D触发器U3-B的CLK2管脚作为所述第二脉冲发生电路的输入端、PR2管脚连接所述第四非门U7-C的输入端；所述第四非门U7-C的输出端同时连接所述第五非门U7-D的输入端及所述第四脉冲输出端OUTB-；所述第五非门U7-D的输出端连接所述第三脉冲输出端OUTB+；所述计数电路UC的输入端连接第一单端A或第二单端B，所述计数电路UC的输出端连接所述脉冲信号输出电路T的输入端；所述第一单端A为所述Q1管脚与所述第二非门U7-A的输入端之间的连接点，所述第二单端B为所述PR2管脚与所述第四非门U7-C的输入端之间的连接点。
通过上述方法，震荡电路S产生频率可调的输出基波，正交脉冲发生电路F将输出基波转换为两组正交的单端信号，两组正交的单端信号即组合成为正交脉冲信号，正交脉冲信号的频率可通过调整震荡电路S输出的基波频率对应进行调整。其中，震荡电路S产生的频率可调基波可从TP1端检测得到，TP1端的脉冲信号的波形图如图3中的第一条波形曲线所示，第一单端A的脉冲信号的波形图如图3中的第二条波形曲线所示，第二单端B的脉冲信号的波形图如图3中的第三条波形曲线所示。计数电路UC的输入端可连接第一单端A或第二单端B，如图1所示，本申请在一具体实施例中设置计数电路UC的输入端连接第二单端B，第一脉冲发生电路将单端信号转换为两组差分信号并分别通过第一脉冲输出端OUTA+及第二脉冲输出端OUTA-输出，第一脉冲发生电路输出的两组差分信号如图4中的第一组波形曲线对所示。第二脉冲发生电路将单端信号转换为两组差分信号并通过第三脉冲输出端OUTB+及第四脉冲输出端OUTB-输出，第二脉冲发生电路输出的两组差分信号如图4中的第二组波形曲线对所示，计数电路UC用于获取单端信号并进行计数，累计一定数值则通过脉冲信号输出电路T输出脉冲波，所输出的脉冲波如图4中的第三组波形曲线对所示。其中，第一D触发器U3-A及第二D触发器U3-B均为74LS74D型D触发器；第一非门U2-A、第二非门U7-A、第三非门U7-B、第四非门U7-C及第五非门U7-D均为40106型非门。
▁▁
在更具体的实施例中，所述第一D触发器的D1管脚与Q1管脚相连接，PR1管脚及CLR1管脚分别连接电源端VCC。具体的，所述第二D触发器的CLK2
▁▁
管脚与Q2管脚相连接，Q2管脚及D2管脚分别连接电源端VCC。
在更具体的实施例中，所述震荡电路S包括第一电阻R1、第二电阻RP1、第一电容C1、第二电容C2及定时器U1；所述定时器U1的RST管脚同时连接电源端VCC、VCC管脚、所述第二电阻RP1的一端；所述定时器U1的DIS管脚连接所述第一电阻R1的一端，THR管脚同时连接第一电阻R1的另一端、所述第一电容C1的一端及TRI管脚，CON管脚连接所述第二电容C2的一端，GND管脚同时连接所述第一电容C1的另一端、所述第二电容C2的另一端、所述第二电阻RP1的另一端并接地。具体的，所述第二电阻RP1为可调电阻；所述DIS管脚与所述第一电阻R1之间的连接点连接所述可调电阻RP1的调整端。
其中，定时器U1可以是555型(LMC555型)定时器。可在震荡电路S中设置第二电阻RP1为可调电阻，且DIS管脚与第一电阻R1之间的连接点连接可调电阻RP1的调整端，则可通过对调整端在可调电阻上的电连接位置，对调整端与接地端之间的电阻值进行调整；通过上述方式调整调整端与接地端之间的电阻值大小，从而改变输出基波中波形的占空比，从而提高对输出基波占空比进行调整的便捷性及灵活性。
在更具体的实施例中，所述脉冲信号输出电路T包括第六非门U7-E、第七非门U7-F、第五脉冲输出端OUTZ+及第六脉冲输出端OUTZ-；所述第六非门U7-E的输入端作为所述脉冲信号输出电路T的输入端，所述第六非门U7-E的输出端同时连接所述第七非门U7-F的输入端及所述第六脉冲输出端OUTZ-；所述第七非门U7-F的输出端连接所述第五脉冲输出端OUTZ+。
具体而言，计数电路UC的输出端与第六非门U7-E的输入端之间的连接点为第三单端Z，第三单端Z的脉冲信号的波形图如图3中的第四条波形曲线所示。第三单端Z的脉冲信号也即计数电路UC所输出至脉冲信号输出电路T的脉冲信号，脉冲信号输出电路T将单端信号转换为两组差分信号并通过第五脉冲输出端OUTZ+及第六脉冲输出端OUTZ-输出，脉冲信号输出电路T输出的两组差分信号如图4中的第三组波形曲线对所示。其中，第六非门U7-E及第七非门U7-F均为40106型非门。
在更具体的实施例中，如图2所示，所述计数电路UC包括相串联的多个计数芯片，第一个所述计数芯片的COLCK管脚作为所述计数电路的输入端，前一所述计数芯片的CARRY_OUT管脚连接后一所述计数芯片的COLCK管脚，最后一个所述计数芯片的09管脚作所述计数电路的输出端。
具体的，所述计数电路包括相串联的三个计数芯片。其中，所述计数芯片均为10进制计数芯片，计数芯片可均为CD40170B型计数芯片。当设置计数电路由三个计数芯片组成时，如图2所示，第一个计数芯片U4的COLCK管脚作为所述计数电路的输入端，第一个计数芯片U4的CARRY_OUT管脚连接第二个计数芯片U5的COLCK管脚，第二个计数芯片U5的CARRY_OUT管脚连接第三个计数芯片U6的COLCK管脚，第三个计数芯片U6的09管脚作所述计数电路的输出端。
由于计数电路所包含的计数芯片规格相同，以本申请实施例中的一个计数芯片为例进行说明，计数芯片中的CLOCK_I管脚与RESET管脚相连接并接地，VDD管脚与电源端VCC相连接，VSS管脚接地。
本申请实施例还公开了一种差分信号发生器，其中，所述差分信号发生器包括如上述实施例中所述的可调差分信号发生电路。
本申请实施例中还公开了一种包含上述可调差分信号发生电路的差分信号发生器，在可调差分信号发生电路的基础上增加其它电路元器件以组合得到差分信号发生器，差分信号发生器可用于需要提供差分信号的工装设备中。例如，在可调差分信号发生电路的脉冲输出端增加放大电路，以得到差分信号发生器；此时可通过放大电路可对输出的差分信号进行放大后再输出，从而提高所输出的差分信号的信号功率。
本实用新型实施例提供了一种可调差分信号发生电路及差分信号发生器，电路包括震荡电路、正交脉冲发生电路、计数电路及脉冲信号输出电路，其中，正交脉冲发生电路包括第一脉冲发生电路、第二脉冲发生电路及第一非门。通过上述方法，震荡电路产生频率可调的输出基波，正交脉冲发生电路将输出基波转换为两组正交的单端信号，第一脉冲发生电路将单端信号转换为两组差分信号并分别通过第一脉冲输出端及第二脉冲输出端输出，第二脉冲发生电路将单端信号转换为两组差分信号并通过第三脉冲输出端及第四脉冲输出端输出，计数电路用于获取单端信号并进行计数，累计一定数值则通过脉冲信号输出电路输出脉冲波，通过简单电路结构模拟差分型编码器的信号输出，具有电路结构精检、成本低廉的特点。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种可调差分信号发生电路，其特征在于，所述电路包括震荡电路、正交脉冲发生电路、计数电路及脉冲信号输出电路；
所述正交脉冲发生电路包括第一脉冲发生电路、第二脉冲发生电路及第一非门；
所述震荡电路的输出端同时连接所述第一脉冲发生电路的输入端及所述第一非门的输入端，所述第一非门的输出端连接所述第二脉冲发生电路的输入端；
所述第一脉冲发生电路包括第一D触发器、第二非门、第三非门、第一脉冲输出端及第二脉冲输出端；
所述第一D触发器的CLK1管脚作为所述第一脉冲发生电路的输入端、Q1管脚连接所述第二非门的输入端；所述第二非门的输出端同时连接所述第三非门的输入端及所述第二脉冲输出端；所述第三非门的输出端连接所述第一脉冲输出端；
所述第二脉冲发生电路包括第二D触发器、第四非门、第五非门、第三脉冲输出端及第四脉冲输出端；
所述第二D触发器的CLK2管脚作为所述第二脉冲发生电路的输入端、PR2管脚连接所述第四非门的输入端；所述第四非门的输出端同时连接所述第五非门的输入端及所述第四脉冲输出端；所述第五非门的输出端连接所述第三脉冲输出端；
所述计数电路的输入端连接第一单端或第二单端，所述计数电路的输出端连接所述脉冲信号输出电路的输入端；所述第一单端为所述Q1管脚与所述第二非门的输入端之间的连接点，所述第二单端为所述PR2管脚与所述第四非门的输入端之间的连接点。
2.根据权利要求1所述的可调差分信号发生电路，其特征在于，所述震荡电路包括第一电阻、第二电阻、第一电容、第二电容及定时器；
所述定时器的RST管脚同时连接电源端、VCC管脚、所述第二电阻的一端；所述定时器的DIS管脚连接所述第一电阻的一端，THR管脚同时连接第一电阻的另一端、所述第一电容的一端及TRI管脚，CON管脚连接所述第二电容的一端，GND管脚同时连接所述第一电容的另一端、所述第二电容的另一端、所述第二电阻的另一端并接地。
3.根据权利要求2所述的可调差分信号发生电路，其特征在于，所述第二电阻为可调电阻；所述DIS管脚与所述第一电阻之间的连接点连接所述可调电阻的调整端。
4.根据权利要求1所述的可调差分信号发生电路，其特征在于，所述脉冲信号输出电路包括第六非门、第七非门、第五脉冲输出端及第六脉冲输出端；
所述第六非门的输入端作为所述脉冲信号输出电路的输入端，所述第六非门的输出端同时连接所述第七非门的输入端及所述第六脉冲输出端；所述第七非门的输出端连接所述第五脉冲输出端。
5.根据权利要求1所述的可调差分信号发生电路，其特征在于，所述计数电路包括相串联的多个计数芯片，第一个所述计数芯片的COLCK管脚作为所述计数电路的输入端，前一所述计数芯片的CARRY_OUT管脚连接后一所述计数芯片的COLCK管脚，最后一个所述计数芯片的09管脚作所述计数电路的输出端。
6.根据权利要求1或5所述的可调差分信号发生电路，其特征在于，所述计数电路包括相串联的三个计数芯片。
7.根据权利要求6所述的可调差分信号发生电路，其特征在于，所述计数芯片均为10进制计数芯片。
8.根据权利要求1所述的可调差分信号发生电路，其特征在于，所述第一D触发器的D1管脚与管脚相连接，PR1管脚及CLR1管脚分别连接电源端。
9.根据权利要求1所述的可调差分信号发生电路，其特征在于，所述第二D触发器的CLK2管脚与Q2管脚相连接，管脚及D2管脚分别连接电源端。
10.一种差分信号发生器，其特征在于，所述差分信号发生器包括如权利要求1-9任一项所述的可调差分信号发生电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320419190.5U CN219643889U (zh) | 2023-03-08 | 2023-03-08 | 可调差分信号发生电路及差分信号发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320419190.5U CN219643889U (zh) | 2023-03-08 | 2023-03-08 | 可调差分信号发生电路及差分信号发生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219643889U true CN219643889U (zh) | 2023-09-05 |
Family
ID=87821502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320419190.5U Active CN219643889U (zh) | 2023-03-08 | 2023-03-08 | 可调差分信号发生电路及差分信号发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219643889U (zh) |
-
2023
- 2023-03-08 CN CN202320419190.5U patent/CN219643889U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102981014B (zh) | 风力发电机组的发电机转速测量设备和方法 | |
| CN111624469A (zh) | 数字隔离器的传播延时测试电路 | |
| Saha et al. | Design and implementation of a BIST embedded high speed RS-422 utilized UART over FPGA | |
| CN105116401A (zh) | 激光脉冲信号发生电路及方法、测距装置 | |
| CN219643889U (zh) | 可调差分信号发生电路及差分信号发生器 | |
| CN208999990U (zh) | 真随机数发生器 | |
| CN108919234B (zh) | 发射采样信号的处理电路及脉冲式激光雷达 | |
| CN118631217A (zh) | 可调差分信号发生电路及差分信号发生器 | |
| CN103115561A (zh) | 线缆长度测试装置及方法 | |
| CN117491726A (zh) | 一种信号检测电路和芯片 | |
| Osaka et al. | Power current modeling of IC/LSI with load dependency for EMI simulation | |
| CN207410326U (zh) | 一种da校频电路 | |
| CN206192548U (zh) | 微功耗皮秒级时差信号捕捉与测量控制系统 | |
| CN101141124B (zh) | 脉宽调制信号的电平判断装置及方法 | |
| CN110244133A (zh) | 一种单脉冲宽度测量电路及测量方法 | |
| Garcia-Mora et al. | Power delivery network impedance characterization for high speed I/O interfaces using PRBS transmissions | |
| CN208547599U (zh) | 一种tds检测电路及净水器 | |
| CN112816858B (zh) | 数字电路延时测试方法、测试电路和集成电路芯片 | |
| CN106297897B (zh) | 存储单元及其测试方法 | |
| CN217932046U (zh) | 用于机载雷达辐射信号测试系统的脉冲发生器 | |
| CN103716019A (zh) | 正弦波生成电路和音频盾 | |
| CN106959603B (zh) | 一种宽温度范围低温漂定时系统及其定时方法 | |
| CN212321784U (zh) | 数字隔离器的传播延时测试电路 | |
| CN213367739U (zh) | 基于fpga的dds信号发生器 | |
| Pouros et al. | FPGA-Based Mixed-Signal Circuits Testing System Implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |