CN213367739U - 基于fpga的dds信号发生器 - Google Patents

Abstract

公开了一种基于FPGA的DDS信号发生器，包括FPGA、数模转换模块、无源低通滤波器、第一功率放大器、有源低通滤波器和第二功率放大器，所述数模转换模块、所述无源低通滤波器、第一功率放大器依次连接，所述有源低通滤波器和所述第二功率放大器连接，所述FPGA连接所述数模转换模块和所述有源低通滤波器。本公开的DDS信号发生器通过FPGA来产生信号，并进行调制，实现了高精度和精简电路，缩小仪器体积的目的，相比于通过PCB电路产生信号的信号发生器效果更好。

Description

基于FPGA的DDS信号发生器

技术领域

本公开涉及一种基于FPGA的DDS信号发生器。

背景技术

信号发生器是一种能提供各种频率、波形和输出电平电信号的设备。在测量各种电信系统或电信设备的振幅特性、频率特性、传输特性及其它电参数时，以及测量元器件的特性与参数时，用作测试的信号源或激励源。信号发生器是电子行业最必不可少的仪器。

为了实现信号的产生，往往需要制作高精度的振荡器，再通过调制、解调、滤波、倍频、放大等电路来产生信号。这就使得传统的信号发生器体积变得十分巨大，且振荡器还有可能会偏移，产生不精确的信号。

实用新型内容

本公开提供一种基于FPGA的DDS信号发生器，解决现有信号发生器体积大和信号频率不精确的问题。

本公开的至少一个实施例提供一种DDS信号发生器，包括FPGA、数模转换模块、无源低通滤波器、第一功率放大器、有源低通滤波器和第二功率放大器，所述数模转换模块、所述无源低通滤波器、所述第一功率放大器依次连接，所述有源低通滤波器和所述第二功率放大器连接，所述FPGA连接所述数模转换模块和所述有源低通滤波器。

在一些示例中，所述FPGA为EP4CE40F23C8。

在一些示例中，所述数模转换模块包括数模转换芯片和差分放大器，所述FPGA的输出端与所述数模转换芯片的输入端连接，所述数模转换芯片输出的电流信号经过电阻转变为电压信号后输入到所述差分放大器，所述差分放大器的输出端与所述无源低通滤波器相连。

在一些示例中，所述第一功率放大器、所述第二功率放大器、所述差分放大器采用opa690 芯片。

在一些示例中，所述数模转换模块与所述无源低通滤波器通过SAM线连接。

在一些示例中，所述第一功率放大器与所述无源低通滤波器通过SAM线连接。

本公开的DDS信号发生器通过FPGA来产生信号，并进行调制，实现了高精度和精简电路，缩小仪器体积的目的，相比于通过PCB电路产生信号的信号发生器效果更好。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍。

图1为本公开一实施例提供的基于FPGA的DDS信号发生器的系统框图。

图2为本公开一实施例提供的数模转换模块及电源稳压电路的电路拓扑。

图3为本公开一实施例提供的无源低通滤波器的电路拓扑。

图4为本公开一实施例提供的有源低通滤波器的电路拓扑。

图5为本公开一实施例提供的第一功率放大器和第二功率放大器的电路拓扑。

具体实施方式

如图1所示，一种DDS信号发生器包括FPGA、数模转换模块、无源低通滤波器、第一功率放大器、有源低通滤波器和第二功率放大器。数模转换模块、无源低通滤波器、第一功率放大器依次连接，有源低通滤波器和第二功率放大器连接，FPGA连接数模转换模块和有源低通滤波器。FPGA将生成的14位数字信号传输给数模转换模块，生成的方波信号传输给有源低通滤波器。数模转换模块与无源低通滤波器可使用SAM线连接，第一功率放大器与无源低通滤波器使用SAM线连接，以保证高频信号不受干扰。本公开的DDS信号发生器有两个输出端，一个是由第一功率放大器作为输出端，可以输出100Hz至10MHz正弦信号，并对载波信号进行AM、FM、ASK以及PSK调制输出；另一个输出端是第二功率放大器，输出4KHZ至10KHz的正弦信号。

PPGA可选用EP4CE40F23C8芯片，以保证DDS信号发生器的小巧。FPGA可以实现高精度频率的方波信号，并通过DDS技术，实现在FPGA内部完成包括AM、FM、PM、ASK、 PSK等多种调制，生成方波、三角波、正弦波、脉冲波等多种信号。

如图2所示，本公开的DDS信号发生器使用正负5V供电。电源稳压电路通过LM1117芯片将5V转变为3.3V。

继续参考图2，数模转换模块可选用DAC904芯片和OPA690芯片。在数模转换模块中，使用LM1117芯片将DDS信号发生器5V的供电电源转变为3.3V作为DAC904的电源。LM1117芯片输出端(引脚2)与DAC904芯片的电源引脚相连，以实现对芯片的稳压供电。DAC904将FPGA输出的14位数字信号转换为模拟信号。由于DAC904输出的是电流信号，需要用电阻将电流信号转变为电压信号，再输入到由OPA690组成的差分放大电路中，实现信号的放大。FPGA的输出端(如EP4CE40F23C8芯片的引脚19至引脚32)与DAC904芯片的输入端(引脚1至引脚14)相连，以实现数模信号转换，DAC904芯片的输出端(引脚 22、引脚21)与OPA690芯片的输入端(引脚2和引脚3)相连，实现输出信号的放大。差分放大器OPA690芯片的输出端(引脚6)与无源低通滤波器相连，实现信号的整形。本公开的数模转换模块可以完成0-15MHz频率范围下的信号转换，可以满足大多数常用信号的产生。

无源低通滤波器接收来自数模转换模块的信号，将信号进行整形，使波形更加平滑。图 3示出了无源低通滤波器的电路拓扑，无源低通滤波器是阶数十分高的巴特沃斯滤波器，通频带范围内增益平稳，且阻带范围衰减快，可在高频状态下正常工作，所以可以产生频率范围大的多种信号，且做到信号幅度基本不变。

有源低通滤波器对来自FPGA的低频方波进行滤波，滤除谐波，只保留基波，输出低频的正弦波。图4示出了有源低通滤波器的电路拓扑，其可通过UA741芯片实现。有源低通滤波器是阶数十分高的巴特沃斯滤波器，在低频工作时，增益平稳性、阻带衰减程度的性能高于无源低通滤波器。但是有源低通滤波器无法在高频状态下正常工作。

图5示出了第一功率放大器和第二功率放大器的电路拓扑，可采用OPA690芯片，保证系统在高频状态下正常运行。由于信号频率变化范围较大，为防止增益衰减，第一功率放大器和第二功率放大器放大倍数不宜过大，以满足在高频信号处和低频信号处增益基本不变的要求。

Claims (6)

1.一种DDS信号发生器，其特征在于，包括FPGA、数模转换模块、无源低通滤波器、第一功率放大器、有源低通滤波器和第二功率放大器，所述数模转换模块、所述无源低通滤波器、所述第一功率放大器依次连接，所述有源低通滤波器和所述第二功率放大器连接，所述FPGA连接所述数模转换模块和所述有源低通滤波器。

2.根据权利要求1所述的DDS信号发生器，其特征在于，所述FPGA为EP4CE40F23C8。

3.根据权利要求1所述的DDS信号发生器，其特征在于，所述数模转换模块包括数模转换芯片和差分放大器，所述FPGA的输出端与所述数模转换芯片的输入端连接，所述数模转换芯片输出的电流信号经过电阻转变为电压信号后输入到所述差分放大器，所述差分放大器的输出端与所述无源低通滤波器相连。

4.根据权利要求3所述的DDS信号发生器，其特征在于，所述第一功率放大器、所述第二功率放大器、所述差分放大器采用opa690芯片。

5.根据权利要求1或3所述的DDS信号发生器，其特征在于，所述数模转换模块与所述无源低通滤波器通过SAM线连接。

6.根据权利要求1所述的DDS信号发生器，其特征在于，所述第一功率放大器与所述无源低通滤波器通过SAM线连接。

Images