CN219642277U - 信号发生器、量子控制系统及量子计算机 - Google Patents

Abstract

本申请属于量子测控技术领域，公开了一种信号发生器、量子控制系统及量子计算机，信号发生器包括：时钟分发模块，用于依据输入的时钟源信号输出若干个同步的工作时钟信号；中控模块，用于依据所述工作时钟信号输出与量子计算任务对应的若干组任务数据；若干数模转换模块，用于依据所述工作时钟信号对接收的各组所述任务数据进行转换处理并输出对应的控制信号。本申请能实现对量子处理器上各量子比特的操控同步。

Description

信号发生器、量子控制系统及量子计算机

技术领域

本申请涉及量子测控技术领域，尤其是涉及一种信号发生器、量子控制系统及量子计算机。

背景技术

量子处理器为运行量子计算的核心部件，量子处理器上集成有多位量子比特，为了保证量子比特的正常工作，需要设置多个信号源、信号发生器、测量设备为每个量子比特提供各种控制信号和测量信号、例如频率控制信号、量子态控制信号、量子态读取信号。随着技术的发展，量子处理器上的量子比特的位数提高至几百位、甚至几千上万位，对应的信号源、信号发生器、测量设备的数量也会越来越多。量子处理器在实行量子计算任务时，需要严格按照时序来执行，因此需要若干时钟源为各设备提供时钟信号，时钟信号的精确性、统一性和同步性难以保证，从而使得量子控制系统输出的控制信号的同步性较差，无法满足对量子处理器上各量子比特的操控同步。

因此，如何实现对量子处理器上各个量子比特的操控同步是本领域亟待解决的技术问题。

需要说明的是，公开于本申请背景技术部分的信息仅仅旨在加深对本申请一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

实用新型内容

本申请的目的在于提供一种信号发生器、量子控制系统及量子计算机，用于实现对量子处理器上各个量子比特的操控同步。

为了实现上述目的，本申请一方面提出一种信号发生器，包括：

时钟分发模块，用于依据输入的时钟源信号输出若干个同步的工作时钟信号；

中控模块，用于依据所述工作时钟信号输出与量子计算任务对应的若干组任务数据；

若干数模转换模块，用于依据所述工作时钟信号对接收的各组所述任务数据进行转换处理并输出对应的控制信号。

如上所述的信号发生器，进一步的，还包括时钟信号处理模块和信号连接器，所述时钟信号处理模块用于通过所述信号连接器接收所述时钟源信号，并对所述时钟源信号过滤处理，将过滤处理后的时钟源信号传输至所述时钟分发模块。

如上所述的信号发生器，进一步的，所述时钟信号处理模块包括静电释放单元，所述静电释放单元的第一端用于接收所述时钟源信号并电连接所述时钟分发模块的信号输入端，所述静电释放单元的第二端接地。

如上所述的信号发生器，进一步的，所述时钟信号处理模块还包括RC滤波单元，所述RC滤波单元的输入端电连接所述静电释放单元的第一端，所述RC滤波单元的输出端电连接所述时钟分发模块的输入端。

如上所述的信号发生器，进一步的，所述RC滤波单元包括第一电阻、第一电容和第二电容；

所述第一电阻的第一端电连接所述静电释放单元的第一端，所述第一电阻的第二端电连接所述时钟分发模块的输入端；

所述第一电容的第一端电连接所述第一电阻的第一端，所述第一电容的第二端接地；

所述第二电容的第一端电连接所述第一电阻的第二端，所述第二电容的第二端接地。

如上所述的信号发生器，进一步的，所述时钟信号处理模块还包括变压器单元，所述变压器单元的输入端连接所述RC滤波单元的输出端，所述变压器单元的两个输出端输出两路差分的时钟源信号至所述时钟分发模块的输入端。

如上所述的信号发生器，进一步的，所述时钟分发模块、所述中控模块、及所述数模转换模块集成设置于一PCB板上。

如上所述的信号发生器，进一步的，所述PCB板上电连接所述中控模块与各所述数模转换模块之间的信号传输线等长。

本申请另一方面提出一种量子控制系统，包括任一项上述的信号发生器。

本申请再一方面提出一种量子计算机，包括上述的量子控制系统、及量子处理器；所述量子处理器基于所述量子控制系统输出的控制信号执行量子运算。

与现有技术相比，本申请具有以下有益效果：

时钟分发模块连接高精度时钟源，接收一个时钟源信号，并依据时钟源信号输出多个同步的工作时钟信号，将多个同步的工作时钟信号分发至中控模块和数模转换模块，确保中控模块和多个数模转换模块的工作时钟同源且同步，保证多个数模转换模块输出的控制信号是同步的，实现对量子处理器上各个量子比特的操控同步。

附图说明

图1为本申请实施例提出的一种信号发生器的功能模块组成示意图；

图2为本申请实施例提出的一种包括时钟信号处理模块和信号连接器的信号发生器的功能模块组成示意图；

图3为本申请实施例提出的一种时钟信号处理模块的功能单元组成示意图1；

图4为本申请实施例提出的一种时钟信号处理模块的功能单元组成示意图2；

图5为本申请实施例提出的一种RC滤波单元的组成示意图；

图6为本申请实施例提出的一种时钟信号处理模块的功能单元组成示意图3。

1-时钟分发模块，2-中控模块，3-数模转换模块，4-时钟信号处理模块，5-信号连接器；

40-静电释放单元，41-RC滤波单元，42-变压器单元；

411-第一电阻，412-第一电容，413-第二电容。

具体实施方式

下面将结合示意图对本申请的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本申请的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本申请实施例的目的。

在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

对现在市场上已有的一些量子计算机而言，大都采用上位机、量子控制系以及量子处理器的组合来实现一些量子计算任务，一般通过上位机接收用户的量子计算任务，对量子计算任务进行处理并形成量子线路，然后将量子线路映射到对应量子处理器的拓扑结构中。量子线路中包含了本次量子计算任务所需要的量子逻辑门、最终量子计算结果的测量操作以及各个操作的时序，量子控制系统在接收到量子线路中包含的这些信息时，会将这些信息转化成相应指令以使得相应的硬件设备进行操作并完成量子计算任务。

一般地，一个量子处理器上设有多个量子比特(也可称之为量子位)以及数据传输线，每个量子比特包括相互耦合连接的探测器和量子比特装置，其中，量子比特装置可以为利用超导约瑟夫森结和对地电容构成的人造超导量子比特，探测器可以为谐振腔。量子比特装置上设置有第一控制信号线和第二控制信号线，与量子比特装置耦合连接的探测器上设有第三控制信号线，其中，第一控制信号线用于传输对量子比特装置进行量子态信息调控的量子态调控信号，第二控制信号线用于传输对量子比特装置进行频率参数调控的频率调控信号，而第三控制信号线既用于传输对探测器进行测量读取的测量信号又用于将探测器返回的读取回传信号输出，以实现对量子比特装置状态的间接读取测量。因此，用于量子处理器中量子比特调控和测量的量子控制系统需要生成并输出三种控制信号分别提供给第一至第三控制信号线，以实现对量子处理器中量子比特的调控和测量。

申请人在实际应用时发现，由于量子计算任务中包含的量子逻辑门需要在对应的量子比特退相干之前完成，因此，在进行量子处理器在处理量子计算任务时对控制信号的精度要求很高。在执行量子计算任务时，往往需要同时对多个量子比特进行调控或读取操作，此时就需要保证量子控制系统输出给多个量子比特的控制信号可以同步。量子控制系统中包括各种信号源模块，信号源模块依据时钟信号工作，时钟信号的精确度、统一度、同步度直接影响各信号源模块输出的信号同步。此外，随着量子处理器上量子位的数量扩增，量子控制系统内的功能模块的数量对应增多，时钟信号的数量也越来越多，时钟信号的精确度、统一度、同步度难以保证，直接影响量子控制系统输出的控制信号的同步性。

基于此，如附图1所示，本申请实施立提供一种信号发生器，包括：时钟分发模块1，用于依据输入的时钟源信号输出若干个同步的工作时钟信号；中控模块2，用于依据所述工作时钟信号输出与量子计算任务对应的若干组任务数据；若干数模转换模块3，用于依据所述工作时钟信号对接收的各组所述任务数据进行转换处理并输出对应的控制信号。

在本实施例中，用于控制量子处理器的控制信号通常为模拟信号，由数模转换模块3输出，具体的，输出的控制信号的参数由中控模块2根据待执行的量子计算任务确定，并将对应的任务数据发送至数模转换模块3。而中控模块2和若干个数模转换模块3的工作时钟信号由时钟分发模块1统一发送。时钟分发模块1连接高精度时钟源，接收一个时钟源信号，并依据时钟源信号输出多个同步的工作时钟信号，将多个同步的工作时钟信号分发至中控模块2和数模转换模块3，确保中控模块2和多个数模转换模块3的工作时钟同源且同步，保证多个数模转换模块3输出的控制信号是同步的，实现对量子处理器上各个量子比特的操控同步。

其中，时钟分发模块1输出至中控模块2的工作时钟信号通常为多路；任务数据的数量与控制信号的数量对应，通常情况下，中控模块2输出每一组任务数据至数模转换模块3，均需要对应的一组采样时钟信号，因此，需要时钟分发模块1输出对应数量的工作时钟信号。例如，中控模块2输出4组任务数据至数模转换模块3，需要时钟分发模块1输出4组工作时钟信号至中控模块2，其他数量亦如此，可以想象的是，当中控模块2需要输出的任务和数据非常多时，需要增加时钟分发模块1的数量，直接提高了成本和复杂度。

针对上述问题，本申请实施例中，在中控模块2内配置功能单元输出任务数据时，可以设置相邻的功能单元共用一组工作时钟信号，以4组任务数据为例，中控模块2输出4组任务数据仅需要时钟分发模块1提供2组工作时钟信号即可，大大减少了时钟分发模块1输出工作时钟信号的数量。此外，本实施例中，中控模块2可以选用FPGA(Field ProgrammableGate Array)、MCU(Microcontroller Unit))、MPU(Microprocessor Unit)或DSP(DigitalSignal Processor)等；数模转换模块32可选用DAC；时钟分发模块1可以选用HMC7044系列时钟芯片。

如附图2所示，在本实施例中，信号发生器还包括时钟信号处理模块4和信号连接器5，所述时钟信号处理模块4用于通过所述信号连接器5接收所述时钟源信号，并对所述时钟源信号过滤处理，将过滤处理后的时钟源信号传输至所述时钟分发模块1。信号发生器的各个功能模块均为有源器件，通常集成于基板或者PCB上，并在基板或者PCB上集成信号连接器5，用于接收外部发送的时钟源信号，并传输至时钟分发模块1。此外，并在信号连接器5与时钟分发模块1之间集成时钟信号处理模块4，用于对时钟源信号进行过滤处理，确保传输至时钟分发模块1的时钟源信号的精确性，进而确保时钟分发模块1输出的多个工作时钟信号的精确性。

如附图3所示，在具体实施时，所述时钟信号处理模块4包括静电释放单元40，所述静电释放单元40的第一端用于接收所述时钟源信号并电连接所述时钟分发模块1的信号输入端，所述静电释放单元40的第二端接地。信号连接器5集成在基板或者PCB板上，通过接插件或者适配连接器或者传输线接收外部发送的时钟源信号，可以想象的是，信号连接器5上会接收时钟源信号时携带静电，通过在信号连接器5和时钟分发模块1的输入端之间设置静电释放单元40，将静电释放到低，避免静电损坏各模块中的电子元件。其中，静电释放单元40可以采用ESD器件。

如附图4所示，在信号连接器5与时钟分发模块1的输入端之间，不仅设置静电释放单元40用于消除静电，所述时钟信号处理模块4还包括RC滤波单元41，所述RC滤波单元41的输入端电连接所述静电释放单元40的第一端，所述RC滤波单元41的输出端电连接所述时钟分发模块1的输入端。在电子技术领域，采用RC滤波单元41可以用于对信号进行过滤和阻抗匹配处理，减少时钟源信号中的杂散信号和信号传输过程中的反射，确保传输至时钟分发模块1的时钟源信号的精确。

结合附图4和附图5所示，本实施例中，所述RC滤波单元41包括第一电阻411、第一电容412和第二电容413；所述第一电阻411的第一端电连接所述静电释放单元40的第一端，所述第一电阻411的第二端电连接所述时钟分发模块1的输入端；所述第一电容412的第一端电连接所述第一电阻411的第一端，所述第一电容412的第二端接地；所述第二电容413的第一端电连接所述第一电阻411的第二端，所述第二电容413的第二端接地。RC滤波单元41中的电阻电容可以采用π网络或者T网络组合，在本实施例中，采用π网络的电阻电容组合。

如附图6所示，所述时钟信号处理模块4还包括变压器单元42，所述变压器单元42的输入端连接所述RC滤波单元41的输出端，所述变压器单元42的两个输出端输出两路差分的时钟源信号至所述时钟分发模块1的输入端。在本申请实施例中，采用变压器单元42将单路的时钟源信号处理为两路差分式的时钟源信号传输至时钟分发模块1，提高时钟源信号的抗干扰线，确保传输至时钟分发模块1的时钟源信号的精确。

在其他实施例中，变压器单元42可以选用巴伦变压器，巴伦变压器的连接电路参考其使用说明书，一个输入端连接RC滤波单元41的输出端，另外的输入端接地即可；其若干输出端通过电阻、电容连接时钟分发模块1的输入端。

在本实施例中，所述时钟分发模块1、所述中控模块2、及所述数模转换模块3集成设置于一PCB板上。通过在PCB板设定区域集成时钟分发模块1、中控模块2、各数模转换模块3，并在PCB板上布局各信号传输线用于通信连接，不仅易于集成和扩展，还可以通过对信号传输线的布局进行设置，降低信号串扰，提高工作时钟信号的精度。

本实施例中，所述PCB板上电连接所述中控模块2与各所述数模转换模块3之间的信号传输线等长。在PCB板上布局信号传输线时，中控模块2到连接各所述数模转换模块3的信号传输线设置等长，或者各信号传输线的长度误差在1密耳以内。通过对模块之间的信号传输线的长度误差进行控制，可以确保中控模块2输出的任务数据可以同步传输到各数模转换模块3，确保各数模转换模块3输出的控制信号的同步精度更高，进而实现对量子处理器上各量子比特的操控同步。申请人在具体实施过程中，通过测量发现各数模转换模块3输出的控制信号的同步误差在1/6ps，满足量子比特的操控需求。

此外，中控模块2和各数模转换模块3的工作时钟信号同源且同步，在各数模转换模块3输出控制信号的时候，各数模转换模块3依据中控模块2发送的触发信号工作。由中控模块2发送统一的触发信号至各数模转换模块3，各数模转换模块3基于统一的触发信号输出控制信号，确保触发也是同步的，进一步确保各数模转换模块3输出控制信号的同步性，提高信号发生器输出控制信号的同步精度，进而实现对量子处理器上各量子比特的操控同步。

基于同一申请构思，本申请实施例还提供一种量子控制系统，包括任一项上述的信号发生器。具体实施时，时钟分发模块1、中控模块2、数模转换模块3的数量可以扩展，匹配更多位的量子处理器的控制需求。扩展时，可以在一块PCB上扩展；也可以采用多块PCB板，此时每一块PCB板上都集成时钟分发模块1、中控模块2、数模转换模块3，并将多块PCB板上的中控模块2之间相互通信连接，确保多块PCB板上数模转换模块3输出控制信号的同步，进而实现对量子处理器上各量子比特的操控同步。

基于同一申请构思，本申请实施例还提供一种量子计算机，包括上述的量子控制系统、及量子处理器；所述量子处理器基于所述量子控制系统输出的控制信号执行量子运算。对量子处理器进行操控的脉冲信号通常由信号发生器提供，在量子控制系统内集成信号发生器、电压源、微波源等功能器件，为量子处理器提供执行量子运算需要的各种控制信号，并提供对量子处理器的运算结果进行测量的测量信号。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

上述仅为本申请的优选实施例而已，并不对本申请起到任何限制作用。任何所属技术领域的技术人员，在不脱离本申请的技术方案的范围内，对本申请揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本申请的技术方案的内容，仍属于本申请的保护范围之内。

Claims (10)

1.一种信号发生器，其特征在于，包括：

时钟分发模块，用于依据输入的时钟源信号输出若干个同步的工作时钟信号；

中控模块，用于依据所述工作时钟信号输出与量子计算任务对应的若干组任务数据；

若干数模转换模块，用于依据所述工作时钟信号对接收的各组所述任务数据进行转换处理并输出对应的控制信号。

2.如权利要求1所述的信号发生器，其特征在于，还包括时钟信号处理模块和信号连接器，所述时钟信号处理模块用于通过所述信号连接器接收所述时钟源信号，并对所述时钟源信号过滤处理，将过滤处理后的时钟源信号传输至所述时钟分发模块。

3.如权利要求2所述的信号发生器，其特征在于，所述时钟信号处理模块包括静电释放单元，所述静电释放单元的第一端用于接收所述时钟源信号并电连接所述时钟分发模块的信号输入端，所述静电释放单元的第二端接地。

4.如权利要求3所述的信号发生器，其特征在于，所述时钟信号处理模块还包括RC滤波单元，所述RC滤波单元的输入端电连接所述静电释放单元的第一端，所述RC滤波单元的输出端电连接所述时钟分发模块的输入端。

5.如权利要求4所述的信号发生器，其特征在于，所述RC滤波单元包括第一电阻、第一电容和第二电容；

所述第一电阻的第一端电连接所述静电释放单元的第一端，所述第一电阻的第二端电连接所述时钟分发模块的输入端；

所述第一电容的第一端电连接所述第一电阻的第一端，所述第一电容的第二端接地；

所述第二电容的第一端电连接所述第一电阻的第二端，所述第二电容的第二端接地。

6.如权利要求4所述的信号发生器，其特征在于，所述时钟信号处理模块还包括变压器单元，所述变压器单元的输入端连接所述RC滤波单元的输出端，所述变压器单元的两个输出端输出两路差分的时钟源信号至所述时钟分发模块的输入端。

7.如权利要求1所述的信号发生器，其特征在于，所述时钟分发模块、所述中控模块、及所述数模转换模块集成设置于一PCB板上。

8.如权利要求7所述的信号发生器，其特征在于，所述PCB板上电连接所述中控模块与各所述数模转换模块之间的信号传输线等长。

9.一种量子控制系统，其特征在于，包括如权利要求1至8中任一项所述的信号发生器。

10.一种量子计算机，其特征在于，包括如权利要求9所述的量子控制系统、及量子处理器；所述量子处理器基于所述量子控制系统输出的控制信号执行量子运算。