CN219609545U - PCIe扩展板卡及服务器 - Google Patents

Abstract

本实用新型涉及服务器技术领域，公开一种PCIe扩展板卡及服务器，PCIe扩展板卡包括底板、多个PCIe Slot插槽和板端MCIO连接器，多个PCIe Slot插槽沿底板的长度方向间隔分布，每相邻两个PCIe Slot插槽的间隙内均设有板端MCIO连接器，板端MCIO连接器用于与服务器的主板连接。该PCIe扩展板卡通过将板端MCIO连接器置于相邻两个PCIe Slot插槽的间隙内，使得传输线路长度缩短，降低了链路损耗，PCIe扩展板卡无需设置Retimer芯片即可满足PCIe5.0链路信号传输要求，有效降低了PCIe扩展板卡的制造成本，且能避免增大PCIe扩展板卡的尺寸，扩大使用范围。

Description

PCIe扩展板卡及服务器

技术领域

本实用新型涉及服务器技术领域，尤其涉及一种PCIe扩展板卡及服务器。

背景技术

目前，为了满足信号传输要求，服务器的信号传输速度也要求越来越快，PCIe协议也逐步迈入PCIe5.0时代。按照最新的协议标准，PCIe5.0的传输速度由之前的16GT/s上升至32GT/s。

现有技术中，如图1所示，PCIe扩展板卡10的设计大多是将CEM Slot插槽20和MCIO连接器30分开布置在PCIe扩展板卡10上，但由于该板卡尺寸较大，且CEM Slot插槽20与MCIO连接器30之间的距离较大，因此会导致总链路中的传输线路变长，链路损耗增大，使得信号的传输质量变差，无法满足目前对PCIe5.0链路的信号速率达到32GT/s的要求。若增加Retimer芯片提高信号传输质量，则又会增加成本，经济性差，且增加Retimer芯片意味着板卡尺寸进一步增大，导致PCIe扩展板卡10的使用场景受限，无法适用不同的服务器。

因此，亟需一种PCIe扩展板卡及服务器，以解决上述问题。

实用新型内容

基于以上问题，本实用新型的目的在于提供一种PCIe扩展板卡及服务器，能够在不增加扩展板卡尺寸的前提下缩短信号传输链路长度，降低链路损耗，且无需设置Retimer芯片，降低扩展板卡制造成本。

为达上述目的，本实用新型采用以下技术方案：

一方面，提供一种PCIe扩展板卡，包括：

底板；

PCIe Slot插槽，所述PCIe Slot插槽设置有多个，多个所述PCIe Slot插槽沿所述底板的长度方向间隔分布，所述PCIe Slot插槽被配置为与PCIe设备连接；

板端MCIO连接器，所述板端MCIO连接器与所述PCIe Slot插槽电连接，每相邻两个所述PCIe Slot插槽之间的间隙内均设置有所述板端MCIO连接器，所述板端MCIO连接器被配置为与服务器的主板连接。

作为本实用新型的PCIe扩展板卡的优选方案，所述板端MCIO连接器包括板端STRMCIO连接器和板端RA MCIO连接器，所述板端STR MCIO连接器和所述板端RA MCIO连接器沿所述PCIe Slot插槽的延伸方向间隔分布于相邻两个所述PCIe Slot插槽之间的间隙内，所述板端STR MCIO连接器被配置为与所述主板的第一线缆端口连接，所述板端RA MCIO连接器被配置为与所述主板的第二线缆端口连接。通过PCIe Slot插槽、板端STR MCIO连接器和板端RA MCIO连接器的配合，实现了PCIe设备与服务器的主板之间的通讯连接，以完成信号传输，发挥PCIe设备的作用。

作为本实用新型的PCIe扩展板卡的优选方案，所述PCIe扩展板卡还包括线缆端MCIO连接器，所述线缆端MCIO连接器包括线缆端STR MCIO连接器和线缆端RA MCIO连接器，所述线缆端STR MCIO连接器的一端能够与所述板端RA MCIO连接器插接，另一端能够与所述主板的第二线缆端口连接，所述线缆端RA MCIO连接器的一端能够与所述板端STR MCIO连接器插接，另一端能够与所述主板的第一线缆端口连接。线缆端STR MCIO连接器与板端RA MCIO连接器的配合以及线缆端RA MCIO连接器与板端STR MCIO连接器的配合，实现了底板上PCIe设备与服务器主板的可拆卸连接，能够使PCIe扩展板卡适配不同的服务器，通用性好。

作为本实用新型的PCIe扩展板卡的优选方案，所述板端STR MCIO连接器的端口以及所述线缆端RA MCIO连接器的端口均沿垂直于所述底板的方向延伸，所述板端RA MCIO连接器的端口以及所述线缆端STR MCIO连接器的端口均沿平行于所述底板的方向延伸。上述设计方式能够使线缆端STR MCIO连接器的线缆和线缆端RA MCIO连接器的线缆在底板上沿上下方向层叠布置，从而合理利用底板上的空间，保证线缆布线整齐，同时能够避免线缆与PCIe设备干涉，使得PCIe设备安装拆卸方便。

作为本实用新型的PCIe扩展板卡的优选方案，所述板端MCIO连接器位于相邻两个所述PCIe Slot插槽的间隙的中部，且所述板端MCIO连接器沿长度方向的两侧平行于所述PCIe Slot插槽沿宽度方向的侧面。即，板端MCIO连接器居中布置，使得多个PCIe设备安装至底板上后能够等间距均匀分布，合理利用底板上的空间，有利于减小PCIe扩展板卡整体占用的空间。

作为本实用新型的PCIe扩展板卡的优选方案，所述板端MCIO连接器的长度为L1，所述板端MCIO连接器的端部与所述PCIe Slot插槽之间的间距为L2，每相邻两个所述PCIeSlot插槽间的间距为L3，L3＝L1+2*L2，L2的取值范围为：L2≥4mm。该尺寸设计在保证将板端MCIO连接器布置于相邻两个PCIe Slot插槽间的间隙的前提下，能够最大限度地缩短PCIe Slot插槽和板端MCIO连接器之间的距离，使PCIe Slot插槽和板端MCIO连接器之间的传输线路长度最短，降低传输链路损耗，提高信号传输质量。

作为本实用新型的PCIe扩展板卡的优选方案，所述PCIe Slot插槽的宽度为D1，D1的取值范围为：5.8mm≤D1≤6.8mm。该尺寸设计在满足PCIe Slot插槽自身结构设计要求的前提下，使得PCIe Slot插槽呈长条窄瘦型结构，将多个PCIe Slot插槽间隔布置于底板上后，能够使相邻两个PCIe Slot插槽之间的间隙足够大，以在底板上合理布置PCIe Slot插槽和板端MCIO连接器。在底板上布置相同数量的PCIe Slot插槽数时，所需的底板尺寸更小，从而能缩小PCIe扩展板卡的整体尺寸。

作为本实用新型的PCIe扩展板卡的优选方案，所述PCIe Slot插槽的高度为H1，所述板端MCIO连接器的高度为H2，H2＜H1。该尺寸设计可以预留足够的空间插接线缆端STRMCIO连接器的线缆和线缆端RA MCIO连接器，避免线缆端MCIO连接器干涉PCIe Slot插槽与PCIe设备的插接。

作为本实用新型的PCIe扩展板卡的优选方案，所述PCIe Slot插槽沿宽度方向的两侧均为垂直于所述底板的平面。PCIe Slot插槽的两侧面均无凸出结构的设计，能够避免在插拔线缆端STR MCIO连接器和线缆端RA MCIO连接器的过程中与其旁边的PCIe Slot插槽干涉，线缆端MCIO连接器的安装拆卸插拔更顺畅，且提高了插拔安全性。

另一方面，提供一种服务器，包括多个PCIe设备以及如上所述的PCIe扩展板卡，多个所述PCIe设备均安装于所述PCIe扩展板卡上。

本实用新型的有益效果为：

本实用新型提供的PCIe扩展板卡及服务器，通过将多个PCIe Slot插槽沿底板的长度方向间隔布置，并将板端MCIO连接器置于相邻两个PCIe Slot插槽之间的间隙内，使得PCIe Slot插槽与板端MCIO连接器之间的间距缩小，从而缩短了PCIe Slot插槽与板端MCIO连接器实现电连接的传输线路的长度，进而能大大降低传输链路损耗，提高信号传输质量，满足服务器的信号传输要求。并且，将板端MCIO连接器置于相邻两个PCIe Slot插槽的间隙内，能够合理利用底板上的空间，使空间利用率最大化，有利于减小底板的尺寸，缩小PCIe扩展板卡的整体体积，减小其所需的安装空间，从而使PCIe扩展板卡能够适配更多不同的服务器。即，该PCIe扩展板卡通过缩短传输线路长度来降低链路损耗，使得PCIe扩展板卡无需设置Retimer芯片即可满足PCIe5.0链路信号速率达到32GT/s的要求，有效降低了PCIe扩展板卡的制造成本，且能够避免增大PCIe扩展板卡的尺寸，使用范围更广。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对本实用新型实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本实用新型实施例的内容和这些附图获得其他的附图。

图1是现有技术中PCIe扩展板卡的结构示意图；

图2是本实用新型具体实施方式提供的PCIe扩展板卡的结构示意图；

图3是图2的局部视图；

图4是本实用新型具体实施方式提供的PCIe设备安装至PCIe扩展板卡后的示意图；

图5是图4中A处的局部放大图；

图6是本实用新型具体实施方式提供的PCIe扩展板卡的正视图；

图7是本实用新型具体实施方式提供的PCIe扩展板卡的侧视图；

图8是图6中B处的局部放大图；

图9是本实用新型具体实施方式提供的PCIe扩展板卡的第一尺寸标注图；

图10是本实用新型具体实施方式提供的PCIe扩展板卡的第二尺寸标注图；

图11是本实用新型提供的PCIe扩展板卡链路损耗计算结果对比图。

图1中：

10-PCIe扩展板卡；20-CEM Slot插槽；20-MCIO连接器；

图2至图11中：

1-底板；2-PCIe Slot插槽；3-板端MCIO连接器；4-线缆端MCIO连接器；

31-板端STR MCIO连接器；32-板端RA MCIO连接器；

41-线缆端STR MCIO连接器；42-线缆端RA MCIO连接器；

100-PCIe设备。

具体实施方式

为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、仅用于描述目的，而不能理解为指示或暗示相对重要性。其中，术语“第一位置”和“第二位置”为两个不同的位置。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

如图2至图10所示，本实施例提供一种PCIe扩展板卡，可用于安装多个PCIe设备100。该PCIe扩展板卡包括底板1、PCIe Slot插槽2和板端MCIO连接器3。

其中，参阅图2，PCIe Slot插槽2设置有多个，多个PCIe Slot插槽2沿底板1的长度方向间隔分布，PCIe Slot插槽2被配置为与PCIe设备100连接(如图4和图5所示)。板端MCIO连接器3与PCIe Slot插槽2电连接，每相邻两个PCIe Slot插槽2之间的间隙内均设置有板端MCIO连接器3，板端MCIO连接器3被配置为与服务器的主板(如服务器的CPU主板)连接。

本实施例提供的PCIe扩展板卡，通过将多个PCIe Slot插槽2沿底板1的长度方向间隔布置，并将板端MCIO连接器3置于相邻两个PCIe Slot插槽2之间的间隙内，使得PCIeSlot插槽2与板端MCIO连接器3之间的间距缩小，从而缩短了PCIe Slot插槽2与板端MCIO连接器3实现电连接的传输线路的长度，进而能大大降低传输链路损耗，提高信号传输质量，满足服务器的信号传输要求。并且，将板端MCIO连接器3置于相邻两个PCIe Slot插槽2的间隙内，能够合理利用底板1上的空间，使空间利用率最大化，有利于减小底板1的尺寸，缩小PCIe扩展板卡的整体体积，减小其所需的安装空间，从而使PCIe扩展板卡能够适配更多不同的服务器。即，该PCIe扩展板卡通过缩短传输线路长度来降低链路损耗，使得PCIe扩展板卡无需设置Retimer芯片即可满足PCIe5.0链路信号速率达到32GT/s的要求，有效降低了PCIe扩展板卡的制造成本，且能够避免增大PCIe扩展板卡的尺寸，使用范围更广。

可选地，参阅图2和图3，板端MCIO连接器3包括板端STR MCIO连接器31和板端RAMCIO连接器32，板端STR MCIO连接器31和板端RA MCIO连接器32沿PCIe Slot插槽2的延伸方向(即PCIe Slot插槽2的长度方向)间隔分布于相邻两个PCIe Slot插槽2之间的间隙内，板端STR MCIO连接器31被配置为与主板的第一线缆端口连接，板端RA MCIO连接器32被配置为与主板的第二线缆端口连接。板端STR MCIO连接器31和板端RA MCIO连接器32均与PCIe Slot插槽2电连接，底板1为多层PCB板，板端STR MCIO连接器31与PCIe Slot插槽2之间的传输线路以及板端RA MCIO连接器32与PCIe Slot插槽2之间的传输线路均穿设于PCB板的内层，以实现两两之间的电连接。通过PCIe Slot插槽2、板端STR MCIO连接器31和板端RA MCIO连接器32的配合，能够实现PCIe设备100与服务器的主板之间的信号传输，发挥PCIe设备100的作用。

可选地，参阅图4和图5，PCIe扩展板卡还包括线缆端MCIO连接器4，线缆端MCIO连接器4包括线缆端STR MCIO连接器41和线缆端RA MCIO连接器42，线缆端STR MCIO连接器41的一端能够与板端RA MCIO连接器32插接，另一端能够与主板的第二线缆端口连接，线缆端RA MCIO连接器42的一端能够与板端STR MCIO连接器31插接，另一端能够与主板的第一线缆端口连接。线缆端STR MCIO连接器41上的线缆以及线缆端RA MCIO连接器42上线缆能够分别延伸至主板的第一线缆端口和第二线缆端口处，并分别对应与第二线缆端口和第一线缆端口连接，以使板端STR MCIO连接器31通过线缆端RA MCIO连接器42与主板连接，板端RAMCIO连接器32通过线缆端STR MCIO连接器41与主板连接，实现PCIe设备100与服务器主板的信号传输。线缆端STR MCIO连接器41与板端RA MCIO连接器32的配合以及线缆端RA MCIO连接器42与板端STR MCIO连接器31的配合，实现了底板1上PCIe设备100与服务器主板的可拆卸连接，能够使PCIe扩展板卡适配不同的服务器，通用性好。

可选地，参阅图3和图5，板端STR MCIO连接器31的端口以及线缆端RA MCIO连接器42的端口均沿垂直于底板1的方向延伸，板端RA MCIO连接器32的端口以及线缆端STR MCIO连接器41的端口均沿平行于底板1的方向延伸。即，线缆端RA MCIO连接器42与板端STRMCIO连接器31沿垂直底板1的方向相互插接，线缆端STR MCIO连接器41与板端RA MCIO连接器32沿平行于底板1的方向相互插接。该插接方式能够使线缆端STR MCIO连接器41的线缆和线缆端RA MCIO连接器42的线缆在底板1上沿上下方向层叠布置，从而合理利用底板1上的空间，保证线缆布线整齐，同时能够避免线缆与PCIe设备100干涉，使得PCIe设备100安装拆卸方便。

在底板1上安装PCIe设备100时，先将线缆端STR MCIO连接器41沿平行于底板1的方向与板端RA MCIO连接器32插接，然后将线缆端RA MCIO连接器42沿垂直于底板1的方向与板端STR MCIO连接器31插接，最后将PCIe设备100上与PCIe Slot插槽2相对的端口与PCIe Slot插槽2对准插接，即完成PCIe设备100的安装。

可选地，参阅图2和图3，PCIe Slot插槽2沿宽度方向的两侧均为垂直于底板1的平面。即，PCIe Slot插槽2的两侧面均无凸出结构(如图6和图8所示)，该设计能够避免在插拔线缆端STR MCIO连接器41和线缆端RA MCIO连接器42的过程中与其旁边的PCIe Slot插槽2干涉，线缆端MCIO连接器4的安装拆卸插拔更顺畅，且提高了插拔安全性。

现有技术中，为了方便安装PCIe设备100，需要在PCIe扩展板卡上的CEM Slot插槽沿宽度方向的一侧面设置凸出的倾斜倒角结构，以在插装PCIe设备100时起到导向作用。该凸出的倾斜倒角结构使得CEM Slot插槽的宽度尺寸相对较大，占用空间大。

而本实施例中，将PCIe Slot插槽2的两侧面均设计为平面，缩小了PCIe Slot插槽2的整体宽度尺寸，相比于现有技术的设计，PCIe Slot插槽2占用的空间更小，在底板1上PCIe Slot插槽2数量一定的前提下，所需的底板1尺寸更小，有利于PCIe扩展板卡的小型化设计。

可选地，参阅图6、图8和图9，PCIe Slot插槽2的宽度为D1，D1的取值范围为：5.8mm≤D1≤6.8mm。该尺寸设计在满足PCIe Slot插槽2自身结构设计要求的前提下，使得PCIeSlot插槽2呈长条窄瘦型结构，将多个PCIe Slot插槽2间隔布置于底板1上后，能够使相邻两个PCIe Slot插槽2之间的间隙足够大，从而有足够的空间放置板端MCIO连接器3，以在底板1上合理地布置PCIe Slot插槽2和板端MCIO连接器3。在底板1上布置相同数量的PCIeSlot插槽2数时，所需的底板1尺寸更小，从而能缩小PCIe扩展板卡的整体尺寸。上述布置方式缩短了PCIe Slot插槽2和板端MCIO连接器3之间的距离，使得PCIe Slot插槽2与板端MCIO连接器3之间的传输线路长度缩短，传输链路损耗降低，从而能提高信号传输质量，满足服务器的信号传输要求。示例性地，D1的取值为5.8mm。

可选地，参阅图2、图3和图6，板端MCIO连接器3位于相邻两个PCIe Slot插槽2的间隙的中部，且板端MCIO连接器3沿长度方向的两侧平行于PCIe Slot插槽2沿宽度方向的侧面。即，板端STR MCIO连接器31和板端RA MCIO连接器32的长度延伸方向垂直于PCIe Slot插槽2的长度延伸方向，且板端STR MCIO连接器31的两端与其相邻的PCIe Slot插槽2之间的间距相等，两者居中布置，以使多个PCIe设备100安装至底板1上后能够等间距均匀分布，合理利用底板1上的空间，减小PCIe扩展板卡整体占用的空间。

可选地，参阅图8和图9，板端MCIO连接器3的长度为L1，板端MCIO连接器3的端部与PCIe Slot插槽2之间的间距为L2，每相邻两个PCIe Slot插槽2间的间距为L3，L3＝L1+2*L2，L2的取值范围为：L2≥4mm。该尺寸设计在保证将板端MCIO连接器3布置于相邻两个PCIeSlot插槽2间的间隙的前提下，能够最大限度地缩短PCIe Slot插槽2和板端MCIO连接器3之间的距离，使PCIe Slot插槽2和板端MCIO连接器3之间的传输线路长度最短，降低传输链路损耗，提高信号传输质量。

优选地，本实施例中，板端STR MCIO连接器31和板端RA MCIO连接器32的长度尺寸相等，两者的长度均为25.8mm，L2的取值为4.5mm，相邻两个PCIe Slot插槽2间的间距L3取值为34.8mm。在其他实施例中，也可根据PCIe设备100的安装间距要求适应性选择板端MCIO连接器3的规格以及L2的取值，以改变相邻两个PCIe Slot插槽2间的间距，只要能够满足安装使用要求即可。

可选地，参阅图7和图10，PCIe Slot插槽2的高度为H1，板端MCIO连接器3的高度为H2，H2＜H1。该尺寸设计能够使板端MCIO连接器3在满足PCIe设备100安装需求的前提下尽可能地减小占用底板1的空间，提高底板1的空间利用率，同时可以预留足够的空间插接线缆端STR MCIO连接器41的线缆和线缆端RA MCIO连接器42，避免线缆端MCIO连接器4干涉PCIe Slot插槽2与PCIe设备100的插接。本实施例中，板端STR MCIO连接器31的高度与板端RA MCIO连接器32的高度不相等，以使线缆端STR MCIO连接器41的线缆和线缆端RA MCIO连接器42的线缆能沿上下方向层叠布置。

示例性地，PCIe Slot插槽2的高度为H1为10.4mm，板端STR MCIO连接器31的高度H2的取值为9mm，板端RA MCIO连接器32的高度H2的取值为7.3mm。

可选地，参阅图7和图10，PCIe Slot插槽2的长度为L4，本实施例中，L4的取值为93mm，以使PCIe Slot插槽2整体为长条窄瘦型结构，有利于PCIe设备100整体的小型化设计。进一步地，板端STR MCIO连接器31的宽度为D2，板端RA MCIO连接器32的宽度为D3，D2的取值为7.7mm，D3的取值为12.9mm。该尺寸设计能够使板端MCIO连接器3在满足PCIe设备100安装需求的前提下尽可能地减小占用底板1的空间，提高底板1的空间利用率。

需要说明的是，上述取值均为示例性地，在其他实施例中可根据实际设计需求适应性选择，不限于本实施例列举的尺寸。

为验证本实施例提供的PCIe扩展板卡降低链路损耗的效果，以现有技术图1中的PCIe扩展板卡为参考，使用ICAT全链路仿真软件对两者进行仿真计算，计算得出的损耗结果如图11所示。其中，图11的横坐标表示信号频率，纵坐标表示链路损耗值；S1代表本实施例的PCIe扩展板卡计算数据，图11中的实线；S2代表现有技术的PCIe扩展板卡计算数据，图11中的虚线，m1对应的竖线表示频率为16GHz的PCIe5.0信号。

从图11中可以看出，本实施例的PCIe扩展板卡的链路损耗值明显小于现有技术的PCIe扩展板卡的链路损耗值，因此，本实施例的PCIe扩展板卡的设计方式有效降低了链路损耗，能够提升信号传输质量，在无需设置Retimer芯片的情况下即可保证接收端可以有效地接收到信号。

本实施例还提供一种服务器，包括多个PCIe设备100以及如上所述的PCIe扩展板卡，多个PCIe设备100均安装于PCIe扩展板卡上。通过将多个PCIe Slot插槽2沿底板1的长度方向间隔布置，并将板端MCIO连接器3置于相邻两个PCIe Slot插槽2之间的间隙内，使得PCIe Slot插槽2与板端MCIO连接器3之间的间距缩小，从而缩短了PCIe Slot插槽2与板端MCIO连接器3实现电连接的传输线路的长度，进而能大大降低传输链路损耗，提高信号传输质量，满足服务器的信号传输要求。并且，将板端MCIO连接器3置于相邻两个PCIe Slot插槽2的间隙内，能够合理利用底板1上的空间，使空间利用率最大化，有利于减小底板1的尺寸，缩小PCIe扩展板卡的整体体积，减小其所需的安装空间，从而使PCIe扩展板卡能够适配更多不同的服务器。即，该PCIe扩展板卡通过缩短传输线路长度来降低链路损耗，使得PCIe扩展板卡无需设置Retimer芯片即可满足PCIe5.0链路信号速率达到32GT/s的要求，有效降低了PCIe扩展板卡的制造成本，且能够避免增大PCIe扩展板卡的尺寸，使用范围更广。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.PCIe扩展板卡，其特征在于，包括：

底板(1)；

PCIe Slot插槽(2)，所述PCIe Slot插槽(2)设置有多个，多个所述PCIe Slot插槽(2)沿所述底板(1)的长度方向间隔分布，所述PCIe Slot插槽(2)被配置为与PCIe设备(100)连接；

板端MCIO连接器(3)，所述板端MCIO连接器(3)与所述PCIe Slot插槽(2)电连接，每相邻两个所述PCIe Slot插槽(2)之间的间隙内均设置有所述板端MCIO连接器(3)，所述板端MCIO连接器(3)被配置为与服务器的主板连接。

2.根据权利要求1所述的PCIe扩展板卡，其特征在于，所述板端MCIO连接器(3)包括板端STR MCIO连接器(31)和板端RA MCIO连接器(32)，所述板端STR MCIO连接器(31)和所述板端RA MCIO连接器(32)沿所述PCIe Slot插槽(2)的延伸方向间隔分布于相邻两个所述PCIe Slot插槽(2)之间的间隙内，所述板端STR MCIO连接器(31)被配置为与所述主板的第一线缆端口连接，所述板端RA MCIO连接器(32)被配置为与所述主板的第二线缆端口连接。

3.根据权利要求2所述的PCIe扩展板卡，其特征在于，所述PCIe扩展板卡还包括线缆端MCIO连接器(4)，所述线缆端MCIO连接器(4)包括线缆端STR MCIO连接器(41)和线缆端RAMCIO连接器(42)，所述线缆端STR MCIO连接器(41)的一端能够与所述板端RA MCIO连接器(32)插接，另一端能够与所述主板的第二线缆端口连接，所述线缆端RA MCIO连接器(42)的一端能够与所述板端STR MCIO连接器(31)插接，另一端能够与所述主板的第一线缆端口连接。

4.根据权利要求3所述的PCIe扩展板卡，其特征在于，所述板端STR MCIO连接器(31)的端口以及所述线缆端RA MCIO连接器(42)的端口均沿垂直于所述底板(1)的方向延伸，所述板端RA MCIO连接器(32)的端口以及所述线缆端STR MCIO连接器(41)的端口均沿平行于所述底板(1)的方向延伸。

5.根据权利要求1所述的PCIe扩展板卡，其特征在于，所述板端MCIO连接器(3)位于相邻两个所述PCIe Slot插槽(2)的间隙的中部，且所述板端MCIO连接器(3)沿长度方向的两侧平行于所述PCIe Slot插槽(2)沿宽度方向的侧面。

6.根据权利要求5所述的PCIe扩展板卡，其特征在于，所述板端MCIO连接器(3)的长度为L1，所述板端MCIO连接器(3)的端部与所述PCIe Slot插槽(2)之间的间距为L2，每相邻两个所述PCIe Slot插槽(2)间的间距为L3，L3＝L1+2*L2，L2的取值范围为：L2≥4mm。

7.根据权利要求1-6任一项所述的PCIe扩展板卡，其特征在于，所述PCIe Slot插槽(2)的宽度为D1，D1的取值范围为：5.8mm≤D1≤6.8mm。

8.根据权利要求1-6任一项所述的PCIe扩展板卡，其特征在于，所述PCIe Slot插槽(2)的高度为H1，所述板端MCIO连接器(3)的高度为H2，H2＜H1。

9.根据权利要求1-6任一项所述的PCIe扩展板卡，其特征在于，所述PCIe Slot插槽(2)沿宽度方向的两侧均为垂直于所述底板(1)的平面。

10.服务器，其特征在于，包括多个PCIe设备(100)以及如权利要求1-9任一项所述的PCIe扩展板卡，多个所述PCIe设备(100)均安装于所述PCIe扩展板卡上。