CN219430100U - 一种磁控溅射装置中用于制作hfet的掩膜组件 - Google Patents

Abstract

本实用新型涉及一种磁控溅射装置中用于制作HFET的掩膜组件。掩膜组件的支架上设有至少两个安装位，安装位包括外沉台和内沉台，内沉台设于外沉台之中，内沉台用于固定放置涂有银浆的衬底并且内沉台尺寸与衬底尺寸一致，外沉台用于固定放置图形掩膜板，图形掩膜板上设有若干溅射孔，同一个图形掩膜板上的溅射孔的形状大小相同，不同图形掩膜板上的溅射孔形状或大小不同；图形掩膜板放置于外沉台时，溅射孔对应于内沉台中的衬底。本实用新型可以在磁控溅射时同时完成几种不同异质结宽度器件的镀膜，最终可获得不同异质结结构的HFET，方便了同种工艺形成的不同结构器件之间的性能比较，同时节约了镀膜所耗费的时间和资源。

Description

一种磁控溅射装置中用于制作HFET的掩膜组件

技术领域

本实用新型涉及异质结构沟道场效应晶体管的制作设备，更具体地说是一种磁控溅射装置中用于制作HFET的掩膜组件。

背景技术

随着经济社会的发展，异质结构沟道场效应晶体管(HFET)因其具有高灵敏度、选择性、稳定性、低响应时间和恢复时间以及低制造成本，在环境监测、医疗诊断和工业安全等方面的应用研究越来越引人注目，且HFET满足光电探测对器件的稳定性、响应速度、响应度、信噪比和外量子效率(EQE)的严格要求。传统硅基器件已经无法满足这些应用场景的需求，因此第三代化合物半导体受到的关注度越来越高，金属氧化物半导体具有较宽的带隙、成本效益以及环境友好型，如ZnO、TiO₂、WO₃和NiO等。它们是一种非常有前途的光学薄膜和介电薄膜材料，对于制造多波段光电探测器是一个不错的选择。

现有制作HFET的技术中，纳米结构具有较大的比表面积、更多的表面反应中心和更短的载流子迁移长度而表现出比体相材料更高的量子效率，被认为是一种适用于制作优良性能器件的结构。生长纳米结构材料常用气相沉积技术和液相沉积技术，其中液相沉积技术较难生长不同异质结结构的HFET，且不能很好的控制薄膜的厚度，限制了功能器件的发展。近年来，采用物理气相沉积技术作为一种纳米材料生长工艺技术被人们广泛关注，搭配掩膜板外延生长异质结构的氧化物界面中形成二维电子气(2DEG)，可制作不同异质结结构的FET并表现出优良的特异性。

目前，要实现某种功能的HFET大多需要镀膜完成，研究较多的是双层膜重叠结构，每个器件也不独立，这就增加了器件之间性能的影响，交叠的异质结结构研究得较少，而且在气相沉积技术镀膜过程中需要适配的掩膜板来协助制作。现有的掩膜板在同时制作多种异质结结构HFET上面临不小的困难，镀膜过程中获得多种符合器件制备要求的异质结薄膜结构的流程比较复杂，时间和资源消耗较多，不能更好的进行同种工艺不同结构器件的性能比较。

实用新型内容

本实用新型的目的在于克服现有技术的以上缺陷，提供一种磁控溅射装置中用于制作HFET的掩膜组件，能够在磁控溅射镀膜过程中获得多种异质结结构的HFET。

为实现上述目的，本实用新型采用以下技术方案：一种磁控溅射装置中用于制作HFET的掩膜组件，其包括圆板型支架及一组图形掩膜板，支架用于固定在磁控溅射装置的样品台上，支架上设有至少两个安装位，安装位包括外沉台和内沉台，内沉台设于外沉台之中，内沉台用于固定放置涂有银浆的衬底并且内沉台尺寸与衬底尺寸一致，外沉台用于固定放置图形掩膜板，图形掩膜板上设有若干溅射孔，同一个图形掩膜板上的溅射孔的形状大小相同，不同图形掩膜板上的溅射孔形状或大小不同；图形掩膜板放置于外沉台时，溅射孔对应于内沉台中的衬底。

进一步地，外沉台设有至少两个螺纹孔，图形掩膜板设有对应螺纹孔的通孔，图形掩膜板通过螺钉固定在外沉台中，螺钉贯穿通孔并拧入螺纹孔中。

进一步地，外沉台的螺纹孔有4个，螺纹孔均匀分布于外沉台的四边内侧，不同安装位的外沉台的长宽尺寸均相同，不同安装位的外沉台的螺纹孔位置大小均一致。

进一步地，不同的图形掩膜板的形状大小均相同，不同的图形掩膜板的通孔位置大小均一致。外沉台的长宽尺寸与图形掩膜板长宽尺寸相同。

进一步地，掩膜组件还包括用于制作衬底的衬底掩膜板，衬底掩膜板设有通孔，通孔的形状大小与衬底形状大小一致。

进一步地，支架上均匀设有6个通孔，支架上每个通孔贯穿一颗螺钉以固定连接于磁控溅射装置中。

本实用新型与现有技术相比的有益效果是：在支架上可以同时放置多于1个的不同的图形掩膜板，也即是可以在磁控溅射装置内同时放入不同的图形掩膜板，在磁控溅射时能够同时完成几种不同异质结宽度器件的镀膜，最终可获得不同异质结结构的HFET，这样方便了同种工艺形成的不同结构器件之间的性能比较，同时节约了镀膜所耗费的时间和资源。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型技术手段，可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征及优点能够更明显易懂，以下特举较佳实施例，详细说明如下。

附图说明

图1为本实用新型支架的正视图。

图2-9为本实用新型图形掩膜板的正视图。

图10为本实用新型衬底掩膜板的正视图。

图11-图21为HFET器件示例示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施方式对本实用新型作进一步详细说明。

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例是一种磁控溅射装置中用于制作HFET的掩膜组件。掩膜组件包括了圆板型支架10以及一组图形掩膜板20。图1为支架10示例结构视图，图2-9为图形掩膜板20示例结构视图。

支架10用于固定在磁控溅射装置的样品台上，如图1所示，支架10上均匀设有6个通孔11，支架10上每个通孔11贯穿一颗螺钉以固定连接于磁控溅射装置的样品台上。如图1所示，在支架10上设有6个安装位100。在其他实施例中，若安装位100尺寸较大，也可以仅在支架10设置2个或以上的安装位100。图1中，安装位100包括外沉台12和内沉台13，内沉台12设于外沉台13之中。内沉12台用于固定放置涂有银浆的衬底，而外沉台12则用于固定放置图形掩膜板20。并且内沉台13形状与衬底形状一致，当衬底放入内沉台13之后，衬底被内沉台13水平固定，且衬底高度与内沉台13高度一致，衬底顶面就与外沉台12底面齐平，图形掩膜板20放入外沉台12之后，图形掩膜板20就会与衬底贴合，可以提高溅射镀膜图案的准确性、减少偏差，提高成品质量。

图形掩膜板20上设有若干溅射孔22，当图形掩膜板20放置于外沉台12时，溅射孔22对应于内沉台13中的衬底。如图2-9所示，在同一个图形掩膜板20上的溅射孔22的形状大小均相同，而不同图形掩膜板20上的溅射孔22形状或大小不同。譬如图2的图形掩膜板20溅射孔22略大于图3中的图形掩膜板20溅射孔22，图3-图9的图形掩膜板20溅射孔22形状均不相同。

在外沉台12设有至少两个螺纹孔121，具体地，如图1所示，每个安装位100的外沉台12的螺纹孔121有4个。图形掩膜板20则设有一一对应螺纹孔121的通孔201。螺钉贯穿图形掩膜板20的通孔201并拧入到外沉台12的螺纹孔121中以将图形掩膜板20固定在外沉台12中。如图1所示，4个螺纹孔121均匀分布于外沉台12的四边内侧，不同安装位100的外沉台12的长宽尺寸均相同，而且不同安装位100的外沉台12的螺纹孔121位置大小均一致。而图2-9所示的不同的图形掩膜板20的形状大小均相同，不同的图形掩膜板20的通孔201位置大小均一致。此外，外沉台12的长宽尺寸与图形掩膜板20长宽尺寸相同，外沉台12的长宽尺寸与图形掩膜板20的长宽尺寸误差要小于1微米，以便于直接将图形掩膜板20放入外沉台12中，图形掩膜板20的通孔201直接对准了外沉台12的螺纹孔121，省却了再次进行对准的操作，节省了操作步骤和时间。

如图10所示，掩膜组件还包括用于制作衬底的衬底掩膜板30。衬底掩膜板30设有通孔31，通孔31的形状大小与衬底形状大小一致。

在制作HFET器件时，可先将磁控溅射装置腔体内的样品台取出，使用螺钉将支架10固定在样品台上。随后制作所需的多个衬底：先依照通孔31的尺寸来切割出衬底，再在衬底底面涂上银浆。然后将多个涂好银浆的衬底放入内沉台13中，并且银浆朝向内沉台13的底面。随后将选择多个合适的图形掩膜板20分别放入到对应的外沉台12中并且拧入螺钉将图形掩膜板20固定在外沉台12中。随后将样品台放回磁控溅射装置腔体内固定，最后进行磁控溅射操作。在制作HFET器件时也可以按照器件设定的结构来采用不同的图形掩膜板20进行多次溅射或者使用相同图形掩膜板20进行分别多次溅射。

以下通过示例描述通过本实用新型图形掩膜版制作HFET器件的过程。

图11是示例一的HFET器件结构示意图，图12是制作示例一HFET器件过程中溅射镀膜示意图。在图11中，衬底42材质为Si，上方为绝缘层43为SiO₂，衬底42下方为银浆制备的背电极41。在进行溅射镀膜时，先用图6的掩膜板20镀膜形成图11和12中的电极44，随后用图7的掩膜板20镀膜形成图11和12中的半导体层45，再用图8的掩膜板20镀膜形成图11和12中的半导体层46，半导体层45与半导体层46有部分重叠(因为图7与图8的掩膜板20的溅射孔22位置有约50微米的错位)，重叠的宽度为50微米，重叠部分即为异质结48。最后用图9的掩膜板20镀膜形成图11和12中的电极47。半导体层46材质与半导体层45材质不同。

图13是示例二的HFET器件结构示意图，图14是制作示例二HFET器件过程中溅射镀膜示意图。图13中，衬底52材质为Si，上方为绝缘层53为SiO₂，衬底52下方为银浆制备的背电极51。在进行溅射镀膜时，用图5的掩膜板20镀膜形成图13和14中的半导体层54，再用图2或图3的掩膜板20一次镀膜形成电极55、56，或再用图4的掩膜板20一次镀膜形成图15的电极55、56。

图16是示例三的HFET器件结构示意图，图17是制作示例三HFET器件过程中溅射镀膜示意图。图16中，衬底62材质为Si，上方为绝缘层63为SiO₂，衬底62下方为银浆制备的背电极61。在进行溅射镀膜时，采用不同半导体材质、用图5的掩膜板20两次镀膜形成半导体层64和半导体层65，半导体层64和半导体层65重叠部分即为异质结68，再用图2或图3的掩膜板20一次镀膜形成电极66、67，或再用图4的掩膜板20一次镀膜形成图18的电极66、67。

图19是示例四的HFET器件结构示意图，图20是制作示例四HFET器件过程中溅射镀膜示意图。图17中，衬底72材质为Si，上方为绝缘层73为SiO₂，衬底72下方为银浆制备的背电极71。在进行溅射镀膜时，用图5的掩膜板20镀膜形成图17和18中的半导体层74，再用图2或图3的掩膜板20三次镀膜分别形成半导体层75、电极76和电极77，或者再用图4的掩膜板20三次镀膜分别形成图21的半导体层75、电极76和电极77。半导体层75材质不同于半导体层74材质，因此半导体层75与半导体层74重叠部分形成异质结78。

本实用新型实施例的掩膜组件应用在磁控溅射装置中时，在支架10上可以同时在不同的安装位中放置多个衬底以及多于1个的不同的图形掩膜板20，也即是可以在磁控溅射装置内同时放入不同的图形掩膜板20，在磁控溅射时能够同时完成几种不同异质结宽度器件的镀膜，最终可以获得不同异质结结构的HFET，这样方便了同种工艺形成的不同结构器件之间的性能比较，同时节约了镀膜所耗费的时间和资源。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。

上述仅以实施例来进一步说明本实用新型的技术内容，以便于读者更容易理解，但不代表本实用新型的实施方式仅限于此，任何依本实用新型所做的技术延伸或再创造，均受本实用新型的保护。本实用新型的保护范围以权利要求书为准。

Claims (7)

1.一种磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，其包括圆板型支架及一组图形掩膜板，所述支架用于固定在磁控溅射装置的样品台上，所述支架上设有至少两个安装位，所述安装位包括外沉台和内沉台，所述内沉台设于外沉台之中，所述内沉台用于固定放置涂有银浆的衬底并且内沉台的尺寸与衬底尺寸一致，所述外沉台用于固定放置图形掩膜板，所述图形掩膜板上设有若干溅射孔，同一个图形掩膜板上的溅射孔的形状大小相同，不同图形掩膜板上的溅射孔形状或大小不同；所述图形掩膜板放置于所述外沉台时，所述溅射孔对应于所述内沉台中的衬底。

2.如权利要求1所述的磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，所述外沉台设有至少两个螺纹孔，所述图形掩膜板设有对应所述螺纹孔的通孔，所述图形掩膜板通过螺钉固定在外沉台中，螺钉贯穿所述通孔并拧入所述螺纹孔中。

3.如权利要求2所述的磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，所述外沉台的螺纹孔有4个，所述螺纹孔均匀分布于外沉台的四边内侧，不同安装位的外沉台的长宽尺寸均相同，不同安装位的外沉台的螺纹孔位置大小均一致。

4.如权利要求3所述的磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，不同的图形掩膜板的形状大小均相同，不同的图形掩膜板的通孔位置大小均一致。

5.如权利要求1-4任一所述的磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，所述外沉台的长宽尺寸与图形掩膜板长宽尺寸相同。

6.如权利要求1所述的磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，还包括用于制作衬底的衬底掩膜板，所述衬底掩膜板设有通孔，所述通孔的形状大小与衬底形状大小一致。

7.如权利要求1所述的磁控溅射装置中用于制作HFET的掩膜组件，其特征在于，所述支架上均匀设有6个通孔，支架上每个通孔贯穿一颗螺钉以固定连接于磁控溅射装置中。