CN219285340U - 测试治具和芯片测试系统 - Google Patents

Abstract

本申请公开了一种测试治具和芯片测试系统，涉及集成芯片测试技术领域，包括测试治具和待测试芯片，所述待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，所述第一子芯片和所述第二子芯片均封装在所述待测试芯片内，所述第一封装球和所述第二封装球均设置在所述待测试芯片朝向所述测试治具的一侧，所述第一封装球连接所述第一子芯片，所述第二封装球连接所述第二子芯片；所述测试治具包括第一子芯片测试板和转换板，所述转换板设置在所述待测试芯片与所述第一子芯片测试板之间，用于将所述第一封装球与所述第一子芯片测试板连接；本申请通过以上设计，检测方便且保证检测准确性。

Description

测试治具和芯片测试系统

技术领域

本申请涉及集成芯片测试技术领域，尤其涉及一种测试治具和芯片测试系统。

背景技术

目前市面上对集成芯片中含有至少两种封装的芯片，要想对里面其中一种封装部分进行检测的话，只能直接将该集成芯片放在PCB板的顶层，另一个单独为该需要检测的封装的芯片放在PCB板的底层，然后通过信号走线连接来进行，因为两种芯片的封装不同，很多的网络会交错走线，检测难度相对较大。因此，以上问题亟待解决。

实用新型内容

本申请的目的是提供一种检测方便且保证检测准确的测试治具和芯片测试系统。

本申请公开了一种芯片测试系统，包括测试治具和待测试芯片，所述待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，所述第一子芯片和所述第二子芯片均封装在所述待测试芯片内，所述第一封装球和所述第二封装球均设置在所述待测试芯片朝向所述测试治具的一侧，所述第一封装球连接所述第一子芯片，所述第二封装球连接所述第二子芯片；所述测试治具包括第一子芯片测试板和转换板，所述转换板设置在所述待测试芯片与所述第一子芯片测试板之间，用于将所述第一封装球与所述第一子芯片测试板连接。

可选的，所述第一子芯片测试板朝向所述转换板的一侧设有第一子芯片测试点，所述第一子芯片测试点与所述第一封装球错开设置，所述第一封装球通过所述第一子芯片测试点与所述第一子芯片测试板连接。

可选的，所述转换板包括第一PCB板、连接件和第二PCB板，所述第一PCB板设置在所述待测试芯片靠近所述第一子芯片测试板的一侧，所述第二PCB板设置在所述第一子芯片测试板靠近所述待测试芯片的一侧，所述连接件设置在所述第一PCB板和所述第二PCB板之间，分别与所述第一PCB板、所述第二PCB板连接；所述连接件包括第一连接件和第二连接件，所述第一连接件设置在所述第一PCB板朝向所述第一子芯片测试板的一侧，所述第二连接件设置在所述第二PCB板朝向所述第一PCB板的一侧，所述第一连接件与所述第二连接件可拆卸连接。

可选的，所述第一PCB板包括第一本体、第一连接端子、第一信号走线和第二连接端子，所述第一信号走线设置在所述第一本体的外表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一信号走线和所述第二连接端子连接于所述第一连接件；所述第二PCB板包括第二本体、第三连接端子、第二信号走线和第四连接端子，所述第二信号走线设置在所述第二本体的外表面，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的下表面连接于所述第四连接端子，所述第一子芯片测试点通过所述第四连接端子、所述第二信号走线和所述第三连接端子连接于所述第二连接件。

可选的，所述第一PCB板包括第一本体、第一盘中孔、第一连接端子和第二连接端子，所述第一盘中孔设置在所述第一本体内，贯穿所述第一本体的上下表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一盘中孔和所述第二连接端子连接于所述第一连接件；所述第二PCB板包括第二本体、第二盘中孔、第三连接端子和第四连接端子，所述第二盘中孔设置在所述第二本体内，贯穿所述第二本体，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的下表面连接于所述第四连接端子，所述第一子芯片测试点通过所述第四连接端子、所述第二盘中孔和所述第三连接端子连接于所述第二连接件。

可选的，所述第一连接件为连接件母座，所述第二连接件为连接件公头，所述连接件母座和所述连接件公头插拔连接。

可选的，所述第一连接件为连接件公头，所述第二连接件为连接件母座，所述连接件母座和所述连接件公头插拔连接。

可选的，所述待测芯片为EPOP封装芯片，所述第一子芯片为EMMC封装芯片。

可选的，所述测试治具还包括测试座，所述测试座设置在所述转换板远离所述第一子芯片测试板的一侧；所述测试座包括测试座本体、芯片放置槽和芯片连接点，所述芯片放置槽设置在所述测试座本体远离所述转换板的一侧，所述芯片连接点设置在所述芯片放置槽底面上，且与所述转换板连接；所述待测试芯片放置在所述芯片放置槽的内，所述待测芯片通过所述芯片连接点、所述转换板与所述第一子芯片测试板连接。

本申请还公开了一种测试治具，所述测试治具用于如上所述的芯片测试系统。

相对于现有技术中对集成芯片中含有至少两种封装的芯片，要想对里面其中一种封装部分进行检测的话，需通过走线将两个芯片连接才能测试的方案来说，本申请的芯片测试系统包括测试治具和待测试芯片，待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，第一子芯片和第二子芯片均封装在待测试芯片内，第一封装球和第二封装球均设置在待测试芯片朝向测试治具的一侧，第一封装球连接第一子芯片，第二封装球连接第二子芯片；测试治具包括第一子芯片测试板和转换板，转换板设置在待测试芯片与第一子芯片测试板之间，用于将第一封装球与第一子芯片测试板连接；这样就不需要通过信号走线来进行连接，避免信号网络交错而导致的检测不准确的问题。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的芯片测试系统的示意图；

图2是图1的截面结构示意图；

图3是本申请第一实施例提供的待测试芯片为EPOP封装芯片的示意图；

图4是EMMC封装芯片的示意图；

图5是本申请第一实施例提供的芯片测试系统的示意图；

图6是图5中测试座的示意图；

图7是本申请第二实施例提供的测试座的示意图；

图8是本申请第三实施例提供的芯片测试系统的示意图。

其中，10、芯片测试系统；100、测试治具；110、第一子芯片测试板；111、第一子芯片测试点；120、转换板；130、第一PCB板；131、第一本体；132、第一连接端子；133、第一信号走线；134、第二连接端子；135、第一盘中孔；140、连接件；141、第一连接件；142、第二连接件；150、第二PCB板；151、第二本体；152、第三连接端子；153、第二信号走线；154、第四连接端子；155、第二盘中孔；200、测试座；210、测试座本体；220、芯片放置槽；221、芯片连接点；230、压合结构；231、第一压合部；232、第二压合部；240、翻盖结构；241、压块；20、待测试芯片；21、第一子芯片；22、第二子芯片；23、第一封装球；24、第二封装球。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，5仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多

替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数

量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明0示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或

两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/

或其组合。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、5“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，

或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

0如图1-2所示，本申请公开了一种芯片测试系统10，包括测试

治具100和待测试芯片20，所述待测试芯片20包括第一子芯片21、第二子芯片22、第一封装球23和第二封装球24，所述第一子芯片21和所述第二子芯片22均封装在所述待测试芯片20内，所述第一封装球23和所述第二封装球24均设置在所述待测试芯片20朝向所述测试治具100的一侧，所述第一封装球23连接所述第一子芯片21，所述第二封装球24连接所述第二子芯片22；其中所述测试治具100包括第一子芯片测试板110和转换板120，所述转换板120设置在所述待测试芯片20与所述第一子芯片测试板110之间，用于将所述第一封装球23与所述第一子芯片测试板110连接。

相对于现有技术中对集成芯片中含有至少两种封装的芯片，要想对里面其中一种封装部分进行检测的话，需通过走线将两个芯片连接才能测试的方案来说，本申请的芯片测试系统10包括测试治具100和待测试芯片20，待测试芯片20包括第一子芯片21、第二子芯片22、第一封装球23和第二封装球24，第一子芯片21和第二子芯片22均封装在待测试芯片20内，第一封装球23和第二封装球24均设置在待测试芯片20朝向测试治具100的一侧，第一封装球23连接第一子芯片21，第二封装球24连接第二子芯片22；测试治具100包括第一子芯片测试板110和转换板120，转换板120设置在待测试芯片20与第一子芯片测试板110之间，用于将第一封装球23与第一子芯片测试板110连接；这样就不需要通过信号走线来进行连接，避免信号网络交错而导致的检测不准确的问题。

下面参考附图和可选的实施例对本申请作详细说明。

实施例一：

所述待测芯片为EPOP封装芯片，所述第一子芯片21为EMMC封装芯片，而EPOP封装芯片内含有EMMC封装芯片，结合图3-图4可知，所述EPOP封装芯片的封装球与所述EMMC封装芯片的封装球是完全不同的，若要检测其内部的EMMC封装部分是否正常，则需要通过连接一个单独的EMMC封装芯片来进行测试，因此，当通过走线连接的时候，走线的排布需要交错进行，这样容易导致接错或接漏，检测难度大甚至容易导致检测不准确。因此，采用测试板加转换板120进行连接，方便检测，通过该芯片测试系统10，可以直接焊接到对应的主板上进行检测即可。

具体的，所述第一子芯片测试板110朝向所述转换板120的一侧设有第一子芯片测试点111，所述第一子芯片测试点111与所述第一封装球23错开设置，所述第一封装球23通过所述第一子芯片测试点111与所述第一子芯片测试板110连接，待检测的EPOP封装芯片的封装球通过转换板120转成标准的EMMC的封装球，与EMMC封装芯片进行连接后，即可对EPOP封装芯片内的EMMC封装部分进行检测。

如图1所示，所述转换板120包括第一PCB板130、连接件140和第二PCB板150，所述第一PCB板130设置在所述待测试芯片20靠近所述第一子芯片测试板110的一侧，所述第二PCB板150设置在所述第一子芯片测试板110靠近所述待测试芯片20的一侧，所述连接件140设置在所述第一PCB板130和所述第二PCB板150之间，分别与所述第一PCB板130、所述第二PCB板150连接；所述连接件140包括第一连接件141和第二连接件142，所述第一连接件141设置在所述第一PCB板130朝向所述第一子芯片测试板110的一侧，所述第二连接件142设置在所述第二PCB板150朝向所述第一PCB板130的一侧，所述第一连接件141与所述第二连接件142可拆卸连接。

其中，所述第一连接件141为连接件140母座，所述第二连接件142为连接件140公头，所述连接件140母座和所述连接件140公头插拔连接，更换快速，且采用插拔连接，连接速度更快。当然，所述第一连接件141为连接件140公头，所述第二连接件142为连接件140母座也是可以的。

所述连接件140作为芯片与第一子芯片测试板110的连接通道，一般芯片的传输速度都是有限的，即芯片的带宽是一定的，而连接件140的通道带宽要一般都要大于芯片的带宽，不然会对传输速度产生影响，当所述芯片的型号为时，所述连接件140采用带宽为20GHz的高速连接件140，当然可根据对应的芯片的型号和带宽选择不同的连接件140进行连接。

所述第一连接件141与所述第一PCB板130可以为一体成型，所述第二PCB板150和所述第一连接件141可以为一体成型，若是其中一个连接件140损坏了，方便整体拆装更换。

结合图2可知，所述第一PCB板130、第二PCB板150与所述连接件140可以是通过走线进行连接的，这样可以节约制作成本，具体的，所述第一PCB板130包括第一本体131、第一连接端子132、第一信号走线133和第二连接端子134，所述第一信号走线133设置在所述第一本体131的外表面，且在所述第一本体131的上表面连接于所述第一连接端子132，在所述第一本体131的下表面连接于所述第二连接端子134，所述第一封装球23通过所述第一连接端子132、所述第一信号走线133和所述第二连接端子134连接于所述第一连接件141；所述第二PCB板150包括第二本体151、第三连接端子152、第二信号走线153和第四连接端子154，所述第二信号走线153设置在所述第二本体151的外表面，且在所述第二本体151的上表面连接于所述第三连接端子152，在所述第二本体151的下表面连接于所述第四连接端子154，所述第一子芯片测试点111通过所述第四连接端子154、所述第二信号走线153和所述第三连接端子152连接于所述第二连接件142。

如图5所示，所述测试治具100还包括测试座200，所述测试座200设置在所述转换板120远离所述第一子芯片测试板110的一侧；所述测试座200包括测试座本体210、芯片放置槽220和芯片连接点221，所述芯片放置槽220设置在所述测试座本体210远离所述转换板120的一侧，所述芯片连接点221设置在所述芯片放置槽220内，且与所述转换板120连接；所述待测试芯片20放置在所述芯片放置槽220的底面上，所述待测芯片通过所述芯片连接点221、所述转换板120与所述第一子芯片测试板110连接。

具体的，结合图6可知，所述测试座200可采用压合结构230，所述压合结构230设置在所述芯片放置槽220的侧壁，通过所述压合结构230固定所述待测试芯片20，其中所述压合结构230包括第一压合部231和第二压合部232，所述第一压合部231和所述第二压合部232对立设置，所述第一压合部231和所述第二压合部232分别通过弹簧与所述芯片放置槽220的侧壁可活动连接，所述第一压合部231和所述第二压合部232都可沿远离所述待测试芯片20放置槽220的方向翻转打开，将所述待测试芯片20放置在所述芯片放置槽220内后，朝靠近芯片放置槽220的方向按压第一压合部231和第二压合部232即可将第一压合部231和第二压合部232分别压紧在所述待测试芯片20的表面上，以固定所述待测试芯片20。

当然，所述压合结构230也可以只有一个第一压合部231，此时可以将第一压合部231的大小设置得相对比较大，第一压合部231的压合面位于待测试芯片20的中心位置，这样也可以将待测试芯片20稳固的固定。

实施例二：

如图7所示，作为本申请的第二实施例，本实施例与第一实施例不同的是，所述测试座200包括测试座本体210、芯片放置槽220和翻盖结构240，所述芯片放置槽220设置在所述测试座本体210远离所述测试基板的一侧，所述翻盖结构240的一端与所述测试座本体210连接，所述翻盖结构240靠近所述芯片放置槽220的一侧设置压块241，当所述待测试芯片20放置在所述芯片放置槽220内，盖合所述翻盖结构240时，所述压块241压紧所述待测试芯片20，以使得所述待测试芯片20的芯片连接点221与所述转换板120的第一连接端子132连接。采用翻盖结构240更方便芯片的更换，提高芯片测试效率。

实施例三：

如图8所示，作为本申请的第二实施例，本实施例与第一实施例不同的是，所述第一PCB板130包括第一本体131、第一盘中孔135、第一连接端子132和第二连接端子134，所述第一盘中孔135设置在所述第一本体131内，贯穿所述第一本体131的上下表面，且在所述第一本体131的上表面连接于所述第一连接端子132，在所述第一本体131的下表面连接于所述第二连接端子134，所述第一封装球23通过所述第一连接端子132、所述第一盘中孔135和所述第二连接端子134连接于所述第一连接件141；

所述第二PCB板150包括第二本体151、第二盘中孔155、第三连接端子152和第四连接端子154，所述第二盘中孔155设置在所述第二本体151内，贯穿所述第二本体151，且在所述第二本体151的上表面连接于所述第三连接端子152，在所述第二本体151的下表面连接于所述第四连接端子154，所述第一子芯片测试点111通过所述第四连接端子154、所述第二盘中孔155和所述第三连接端子152连接于所述第二连接件142。即所述第一PCB板130和所述第二PCB板150均采用盘中孔的设计，这样信号走线不用通过PCB板的外表面绕行连接，从而可以减短信号走线的排布，而且还能减少PCB板与连接件140之间的信号干扰，使得检测更快捷，更准确。

需要说明的是,本申请的实用新型构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种芯片测试系统，包括测试治具和待测试芯片，所述待测试芯片包括第一子芯片、第二子芯片、第一封装球和第二封装球，所述第一子芯片和所述第二子芯片均封装在所述待测试芯片内，所述第一封装球和所述第二封装球均设置在所述待测试芯片朝向所述测试治具的一侧，所述第一封装球连接所述第一子芯片，所述第二封装球连接所述第二子芯片；其特征在于

所述测试治具包括第一子芯片测试板和转换板，所述转换板设置在所述待测试芯片与所述第一子芯片测试板之间，用于将所述第一封装球与所述第一子芯片测试板连接。

2.根据权利要求1所述的芯片测试系统，其特征在于，所述第一子芯片测试板朝向所述转换板的一侧设有第一子芯片测试点，所述第一子芯片测试点与所述第一封装球错开设置，所述第一封装球通过所述第一子芯片测试点与所述第一子芯片测试板连接。

3.根据权利要求2所述的芯片测试系统，其特征在于，所述转换板包括第一PCB板、连接件和第二PCB板，所述第一PCB板设置在所述待测试芯片靠近所述第一子芯片测试板的一侧，所述第二PCB板设置在所述第一子芯片测试板靠近所述待测试芯片的一侧，所述连接件设置在所述第一PCB板和所述第二PCB板之间，分别与所述第一PCB板、所述第二PCB板连接；

所述连接件包括第一连接件和第二连接件，所述第一连接件设置在所述第一PCB板朝向所述第一子芯片测试板的一侧，所述第二连接件设置在所述第二PCB板朝向所述第一PCB板的一侧，所述第一连接件与所述第二连接件可拆卸连接。

4.根据权利要求3所述的芯片测试系统，其特征在于，所述第一PCB板包括第一本体、第一连接端子、第一信号走线和第二连接端子，所述第一信号走线设置在所述第一本体的外表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一信号走线和所述第二连接端子连接于所述第一连接件；

所述第二PCB板包括第二本体、第三连接端子、第二信号走线和第四连接端子，所述第二信号走线设置在所述第二本体的外表面，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的下表面连接于所述第四连接端子，所述第一子芯片测试点通过所述第四连接端子、所述第二信号走线和所述第三连接端子连接于所述第二连接件。

5.根据权利要求3所述的芯片测试系统，其特征在于，所述第一PCB板包括第一本体、第一盘中孔、第一连接端子和第二连接端子，所述第一盘中孔设置在所述第一本体内，贯穿所述第一本体的上下表面，且在所述第一本体的上表面连接于所述第一连接端子，在所述第一本体的下表面连接于所述第二连接端子，所述第一封装球通过所述第一连接端子、所述第一盘中孔和所述第二连接端子连接于所述第一连接件；

所述第二PCB板包括第二本体、第二盘中孔、第三连接端子和第四连接端子，所述第二盘中孔设置在所述第二本体内，贯穿所述第二本体，且在所述第二本体的上表面连接于所述第三连接端子，在所述第二本体的下表面连接于所述第四连接端子，所述第一子芯片测试点通过所述第四连接端子、所述第二盘中孔和所述第三连接端子连接于所述第二连接件。

6.根据权利要求3所述的芯片测试系统，其特征在于，所述第一连接件为连接件母座，所述第二连接件为连接件公头，所述连接件母座和所述连接件公头插拔连接。

7.根据权利要求3所述的芯片测试系统，其特征在于，所述第一连接件为连接件公头，所述第二连接件为连接件母座，所述连接件母座和所述连接件公头插拔连接。

8.根据权利要求1所述的芯片测试系统，其特征在于，所述待测试芯片为EPOP封装芯片，所述第一子芯片为EMMC封装芯片。

9.根据权利要求1所述的芯片测试系统，其特征在于，所述测试治具还包括测试座，所述测试座设置在所述转换板远离所述第一子芯片测试板的一侧；

所述测试座包括测试座本体、芯片放置槽和芯片连接点，所述芯片放置槽设置在所述测试座本体远离所述转换板的一侧，所述芯片连接点设置在所述芯片放置槽底面上，且与所述转换板连接；所述待测试芯片放置在所述芯片放置槽内，所述待测试芯片通过所述芯片连接点、所述转换板与所述第一子芯片测试板连接。

10.一种测试治具，其特征在于，所述测试治具用于如权利要求1-9任意一项所述的芯片测试系统。

Images