CN219202196U - 一种基准源 - Google Patents
一种基准源 Download PDFInfo
- Publication number
- CN219202196U CN219202196U CN202223137517.4U CN202223137517U CN219202196U CN 219202196 U CN219202196 U CN 219202196U CN 202223137517 U CN202223137517 U CN 202223137517U CN 219202196 U CN219202196 U CN 219202196U
- Authority
- CN
- China
- Prior art keywords
- reference source
- field effect
- circuit
- tube
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型涉及一种基准源,包括基准源支路、充电开关、场效应管、脉冲电路;基准源支路的输出端连接场效应管的源极,脉冲电路的两端连接在场效应管漏极和基准源支路接地端,在场效应管的栅极和漏极之间串联有充电开关。本实用新型可大幅度缩短基准源支路的启动响应时间,可以迅速进入稳定工作状态。
Description
【技术领域】
本实用新型专利涉及集成电路芯片技术,特别与一种基准源有关。
【背景技术】
基准源半导体芯片产品中提供稳定、精准的参考信号源,其启动时间的快慢代表了芯片的关键特性,影响了芯片应用方案的使用。
目前芯片中传统的基准源电路如图1所示,芯片电源上电,基准源支路上得到信号,基准源支路10的两个内部电压输出端与运算放大器20的两个输入端连接,运算放大器的输出端连接场效应管T’的栅极,基准源支路10的输出端连接场效应管T’的源极。当基准源支路10、运算放大器20、场效应管T’逐渐形成稳定闭环后,基准源支路10工作,场效应管T’漏极处为最终的输出电压VT。其启动反应时间如图2所示,下面曲线代表电源在启动后1ms左右稳定,上面曲线基准源电路的输出电压VT基本上在电源启动后4ms左右趋于正常稳定工作。
基准源支路的这一启动过程速度较慢,基本上会有4ms左右耗时,启动时间过慢影响了应用方案的使用,给使用带来局限性。
因此,为解决上述技术问题,本发明人提出一种基准源,本案由此产生。
【实用新型内容】
本实用新型的目的在于提供一种基准源,大幅度缩短基准源支路的启动响应时间,可以迅速进入稳定工作状态。
为实现上述目的,本实用新型采用以下技术方案:
一种基准源,包括基准源支路、充电开关、场效应管、脉冲电路、恒流源;基准源支路的外部输出端连接场效应管的源极,脉冲电路的两端连接在场效应管漏极和基准源支路接地端,在脉冲电路与所述场效应管的栅极之间依次串联有恒流源和充电开关。
所述的基准源支路,其两个内部电压输出端分别连接运算放大器的两个输入端,运算放大器的输出端连接场效应管的栅极,运算放大器内部中,两个输入端内部线路之间串联有使能开关管。
所述的基准源支路外部输出电压内设有触发充电开关断开、同时触发使能开关管导通的阈值。
所述的使能开关管包括反接并联的第一使能开关管和第二使能开关管,其中所述第一使能开关管为P沟道MOS管,所述第二使能开关管为N型MOS管。
与现有技术相比,本实用新型具有如下有益效果:
1本实用新型加设了一个脉冲电路,形成电压预冲电路,启动脉冲电路产生脉冲时,充电开关闭合,给场效应管的栅极提供一个瞬间的充电高电压打开场效应管,使得基准源支路极速启动工作,在整个模拟的闭环通路中设置了关键点的充电通路。
2启动后脉冲不再继续作用,由基准源支路、运算放大器、场效应管形成的闭环电路内,通过运算放大器内部中的使能开关管把两路输入强行短接,把两路输入电压设置静态初始值,使得运放缓慢平衡过程迅速缩短,确保了基准源支路的正常工作。
【附图说明】
图1是现有技术中传统的基准源电路示意图;
图2是现有技术中传统的基准源电路的启动反应时间;
图3是本实用新型较佳实施例的电路示意图;
图4是本实用新型较佳实施例中运算放大器内部线路图;
图5是本实用新型较佳实施例的启动反应时间。
【具体实施方式】
请参阅说明书附图3-5所示,对本实用新型做进一步详细解释。
本实用新型提出的是一种基准源,本实施例中主要涉及到的电子器件包括基准源支路1、充电开关K、场效应管T、恒流源Is脉冲电路2、运算放大器3。
基准源支路1本身是现有的,是芯片内提供基准电压的电路模块,是随着芯片上电后启动工作。其内部结构不是改进点,不做开展赘述。
脉冲电路2是提供一个高速脉冲,其主要作用是在开启的瞬间,给基准源支路快速充电。此处的脉冲电路2的脉冲,只要能实现打开场效应管T打开即可。具体电路连接是脉冲电路2一端依次串联恒流源Is和充电开关K后,接入到场效应管T的栅极,场效应管T的源极连接脉冲基准源支路1的外部输出端,脉冲电路2的另一端连接到基准源支路1的接地端。场效应管T的漏极连接在脉冲电路2和充电开关K的连接点处,也就是说场效应管T的漏极和栅极之间也是通过充电开关K串联起来。
当脉冲电路2产生的高压脉冲,通过恒流源Is,形成闭合充电开关K的冲击电压,给场效应管T栅极提供瞬间打开的高电平,打开场效应管T令基准源支路1迅速进入电压输出的工作状态。这一脉冲电路2强制预冲电压,可以大幅度缩短电路反应时间。
当基准源支路1的外部输出电压达到内设的阈值后,产生控制一个断开信号将充电开关K断开。此处阈值一般可以设为1.5~3V。断开后脉冲电路2不继续给基准源支路1充电。这种实现的方式有多种,比如在基准源支路1的外部输出端设置比较器的模块,检测此基准源支路1的外部输出电压,当达到内设的阈值后,比较器的模块产生断开信号,去控制打开充电开关K。同时这个断开信号,同步触发运算放大器3内部的使能开关管。当然断开信号的产生不局限于此种方式,只要能实现在基准源支路1的外部输出电压达到一定值即可控制充电开关K断开和触发运算放大器3内部的使能开关管的,都可应用于此。
运算放大器3是维持基准源支路1稳定工作的旁路电路,在基准源支路1开启工作后,基准源支路1、运算放大器3、场效应管T形成一个大闭环,在这个闭环电路中,基准源支路1的两个内部电压输出端分别连接到运算放大器3两个输入端上,这两个输入端电压值在闭环电路中逐渐趋于相同值达到动态平衡,待这两者电压相同后,基准源支路1进入到稳定工作状态,这个平衡过程耗时较多,因此本实施例中在运算放大器3的内部电路中,将输入端内部线路中间通过使能开关管搭接,这样可以外部干预,强制把运算放大器3两个输入端的电压短接至相同值,由此设置了一个初始状态值,运算放大器3无需经过长时间的动态平衡才能达到稳定。
运算放大器3的内部线路示意图如图5所示,两个输入端进入后分别进入各自的内部线路,分别为第一支路31和第二支路32,第一支路31和第二支路32都是通过若干场效应管共栅极后串联形成。传统电路中的运算放大器第一支路31和第二支路32相互之间没有跨接,本实施例中为了强制设置静态值,在第一支路31和第二支路32相同级数场效应管之间串联了使能开关管,使能开关管包括第一使能开关管T1和第二使能开关管T2,第一使能开关管T1和第二使能开关管T2中,其中一个为PMOS,另一个是NMOS,两者各自串联在第一支路31和第二支路32上,形成并联关系,同时第一使能开关管T1和第二使能开关管T2串联方向极性相反,这样使得第一使能开关管T1和第二使能开关管T2形成一个开关功能。
当上述充电开关K断开信号将充电开关K断开时,同步触发第一开关管T1和第二开关管T2打开,把第一支路31和第二支路32的串联点上的电压拉至相同。一般串联点的位置选择在中心节点处,这样短接形成的预设电压值大致为运算放大器3的12VDD,可以迫使运放快速进入稳定工作状态中。
结合图5,通过本实施例的改进,在芯片上电后,下面曲线为电源曲线,上面曲线基准源支路1在电源稳定过程中,甚至只要0.4ms内就迅速进入稳定工作,与传统基准源的响应时间缩短了整整10倍。
以上的具体实施方式仅为本创作的较佳实施例,并不用以限制本创作,凡在本创作的精神及原则之内所做的任何修改、等同替换、改进等,均应包含在本创作的保护范围之内。
Claims (4)
1.一种基准源,其特征在于:包括基准源支路、充电开关、场效应管、脉冲电路、恒流源;基准源支路的外部输出端连接场效应管的源极,脉冲电路的两端连接在场效应管漏极和基准源支路接地端,在脉冲电路与所述场效应管的栅极之间依次串联有恒流源和充电开关。
2.如权利要求1所述的一种基准源,其特征在于:所述的基准源支路,其两个内部电压输出端分别连接运算放大器的两个输入端,运算放大器的输出端连接场效应管的栅极,运算放大器内部中,两个输入端内部线路之间串联有使能开关管。
3.如权利要求1所述的一种基准源,其特征在于:所述的基准源支路外部输出电压内设有触发充电开关断开、同时触发使能开关管导通的阈值。
4.如权利要求2所述的一种基准源,其特征在于:所述的使能开关管包括反接并联的第一使能开关管和第二使能开关管,其中所述第一使能开关管为P沟道MOS管,所述第二使能开关管为N型MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223137517.4U CN219202196U (zh) | 2023-03-08 | 2023-03-08 | 一种基准源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223137517.4U CN219202196U (zh) | 2023-03-08 | 2023-03-08 | 一种基准源 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219202196U true CN219202196U (zh) | 2023-06-16 |
Family
ID=86708156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223137517.4U Active CN219202196U (zh) | 2023-03-08 | 2023-03-08 | 一种基准源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219202196U (zh) |
-
2023
- 2023-03-08 CN CN202223137517.4U patent/CN219202196U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2241009B1 (en) | Low-swing cmos input circuit | |
KR940010446A (ko) | 효율적 네가티브 충전펌프 | |
CN112202440B (zh) | 一种负压电平转换控制电路和方法 | |
US7646233B2 (en) | Level shifting circuit having junction field effect transistors | |
CN103684379A (zh) | 低电源电压的开关架构 | |
CN108806583A (zh) | 移位寄存器单元、驱动方法、移位寄存器和显示装置 | |
CN209823645U (zh) | 基于dmos管的电平转移电路及芯片 | |
CN206517296U (zh) | 一种时间可控的线性软启动电路 | |
US6265896B1 (en) | Level transfer circuit for LVCMOS applications | |
CN219202196U (zh) | 一种基准源 | |
CN105610425B (zh) | 上电保护电路 | |
CN114268313A (zh) | 一种用于反熔丝fpga中隔离电路的控制结构 | |
CN115268540B (zh) | 一种具有采样保持功能的带隙基准电路 | |
CN109412395A (zh) | 电源启动调节电路和供电电路 | |
CN210605504U (zh) | 一种SoC大电流驱动线性限制电路 | |
US6147519A (en) | Low-voltage comparator with wide input voltage swing | |
WO2023035513A1 (zh) | 一种电平转换电路及芯片 | |
CN212463194U (zh) | 动态锁存比较器及电子设备 | |
CN112383298B (zh) | 一种ddr发送电路 | |
CN113328613B (zh) | 一种高侧nmos功率管预充电电路 | |
CN112558673B (zh) | 一种计时控制电路及计时控制系统 | |
CN106411302B (zh) | 开关控制电路 | |
US20220294446A1 (en) | Voltage conversion circuit | |
CN219875490U (zh) | 一种多路时序控制电路及多路输出的开关变换器 | |
TWI745245B (zh) | 電壓轉換器與使用其的電路系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |