CN219179770U - 一种基于fpga的直写光刻数据处理系统及直写光刻控制装置 - Google Patents
一种基于fpga的直写光刻数据处理系统及直写光刻控制装置 Download PDFInfo
- Publication number
- CN219179770U CN219179770U CN202223357523.0U CN202223357523U CN219179770U CN 219179770 U CN219179770 U CN 219179770U CN 202223357523 U CN202223357523 U CN 202223357523U CN 219179770 U CN219179770 U CN 219179770U
- Authority
- CN
- China
- Prior art keywords
- fpga chip
- data
- data processing
- fpga
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型公开了一种基于FPGA的直写光刻数据处理系统及直写光刻控制装置，属于激光直写曝光设备领域。本实用新型的直写光刻数据处理系统使用2块板卡组成最小数据处理系统，分别为数据处理装置以及数据分发校验装置；数据处理装置使用FPGA芯片作为系统的处理端，该装置可以取代PC端数据处理，可以释放CPU主板部分处理逻辑，提升处理速度，提高曝光效率；数据处理装置和数据分发校验装置相互通信，可使用100G bit/s光纤通讯接口，提升处理传输效率，提高曝光效率；数据分发校验装置可以完全匹配多路激光直写曝光机数据传输需求，降低成本。
Description
技术领域
本实用新型涉及一种基于FPGA的直写光刻数据处理系统及直写光刻控制装置，属于激光直写曝光设备领域。
背景技术
传统激光直写曝光机的数据处理通常采用PC处理，而对于大数据处理，在PC端占用过高的内存，会导致PC偶有卡死现象以及数据偶有发生错码误码，同时，PC占用过高处理内存，会降低数据处理速度，曝光机时常需要等待PC端数据处理完成后才能进行曝光，降低了曝光效率，产能无法提升。
另外，激光直写曝光机通过千兆或万兆网卡进行数据传输，网卡只有数据传输功能，没有数据处理功能，并且千兆或万兆网卡的数据传输接口数量最多为4个，对于多光路的激光直写曝光机，一个接口对应一路光路，单片网卡无法满足多路激光直写曝光机的应用，而同时使用多片网卡则增加了成本。
实用新型内容
为了解决上述问题，本实用新型提供一种基于FPGA的直写光刻数据处理系统及直写光刻控制装置，所述技术方案如下。
本实用新型的一种基于FPGA的直写光刻数据处理系统，包括：数据分发校验装置1和数据处理装置2；
所述数据处理装置2包括第一FPGA芯片2-1，用于接收主控机PC的光刻数据并对所述光刻数据进行处理，然后将处理好的数据发送至所述数据分发校验装置1；
所述数据分发校验装置1包括：第二FPGA芯片1-1和第三FPGA芯片1-2，所述第二FPGA芯片1-1用于接收所述数据处理装置2传输过来的数据，并将数据处理下发到DMD控制装置控制DMD完成曝光；所述第三FPGA芯片1-2与所述第二FPGA芯片1-1连接，用于数据校验。
在一种实施方式中，所述数据处理装置2还包括：
第一通讯接口2-2，与所述第一FPGA芯片2-1连接，用于将处理好的数据传输至所述数据分发校验装置1；
第一动态随机存储器2-3，与所述第一FPGA芯片2-1连接，组成可编译的最小系统，对数据按需处理；
第一M.2固态硬盘2-4，与所述第一FPGA芯片2-1连接，用于存储主控机PC传输过来的数据，供所述第一FPGA芯片2-1读取处理；
第一电源模块2-5，用于给数据处理装置2供电；
PCIE接口2-6，与主控机PC连接，用来实现与主控机PC数据通信。
在一种实施方式中，所述数据分发校验装置1还包括：
第二动态随机存储器1-3，与所述第二FPGA芯片1-1连接，用于对数据进行分发处理；
第二M.2固态硬盘1-4，与所述第二FPGA芯片1-1连接，用于存储数据处理装置2传输过来的数据；
第二通讯接口1-5，与所述第二FPGA芯片1-1连接，用于将处理好的分发数据传输至DMD控制装置；
localBUS总线1-6，用于连接所述第二FPGA芯片1-1和所述第三FPGA芯片1-2，用于所述第二FPGA芯片1-1的功能配置与启动，所述第三FPGA芯片1-2完成启动后，对所述第二FPGA芯片1-1进行启动控制；
通信总线1-7，用于连接所述第二FPGA芯片1-1和所述第三FPGA芯片1-2，用于所述第二FPGA芯片1-1和所述第三FPGA芯片1-2之间的信息交互；
第三动态随机存储器1-8，与所述第三FPGA芯片1-2连接，组成可编译的最小系统；
第三通讯接口1-9，与所述第三FPGA芯片1-2和所述主控机PC连接，用于对数据进行校验，并问题处理信息上传至所述主控机PC进行存储；
第四通讯接口1-10，与所述第二FPGA芯片1-1连接，用于接收数据处理装置2处理好的数据；
第二电源模块1-11，用于给所述数据分发校验装置1供电。
在一种实施方式中，所述第一FPGA芯片2-1采用ZU系列芯片。
在一种实施方式中，所述第二FPGA芯片1-1采用KU系列，所述第三FPGA芯片1-2采用Z7000系列。
在一种实施方式中，所述第二动态随机存储器1-3采用DDR4，第三动态随机存储器1-8采用DDR3。
在一种实施方式中，所述第一动态随机存储器2-3采用DDR4。
在一种实施方式中，所述数据分发校验装置1和所述数据处理装置2之间通过所述第一通讯接口2-2和所述第四通讯接口1-10连接，所述第一通讯接口2-2和所述第四通讯接口1-10为100G bit/s光纤通讯接口。
在一种实施方式中，，所述第二通讯接口1-5包括多个万兆光纤接口，用于同时支持多路DMD控制装置。
本实用新型的一种基于FPGA的直写光刻控制装置，包括依次连接的：主控机PC、上述的基于FPGA的直写光刻数据处理系统和DMD控制装置。
本实用新型的优点：
本实用新型提供的基于FPGA的直写光刻数据处理系统，使用2块板卡组成最小数据处理系统，分别为数据处理装置以及数据分发校验装置；
数据处理装置使用FPGA芯片作为系统的处理端，该装置可以取代PC端数据处理，可以释放CPU主板部分处理逻辑，提升处理速度，提高曝光效率；数据处理装置和数据分发校验装置相互通信，可使用100G bit/s光纤通讯接口，提升处理传输效率，提高曝光效率；
数据分发校验装置可以完全匹配多路激光直写曝光机数据传输需求，降低成本；
综上，本实用新型可以有效地提高曝光效率，同时降低生产成本。
附图说明
图1是本实用新型的系统结构图。
图2是本实用新型的一种数据处理装置的结构图。
图3是本实用新型的一种数据分发校验装置的结构图。
其中，1：数据分发校验装置；1-1：第二FPGA芯片；1-2：第三FPGA芯片；1-3：第二动态随机存储器；1-4：第二M.2固态硬盘；1-5：第二通讯接口；1-6：localBUS总线；1-7：通信总线；1-8：第三动态随机存储器；1-9：第三通讯接口；1-10：第四通讯接口；1-11：第二电源模块。
2：数据处理装置；2-1：第一FPGA芯片；2-2：第一通讯接口；2-3：第一动态随机存储器；2-4：第一M.2固态硬盘；2-5：第一电源模块；2-6：PCIE接口。
具体实施方式
下面是对本实用新型进行具体描述。
实施例1：
如图1所示，为本实用新型的一种基于FPGA的直写光刻数据处理系统，包括：数据分发校验装置1和数据处理装置2；
数据处理装置2包括第一FPGA芯片2-1，用于接收主控机PC的光刻数据并对光刻数据进行处理，然后将处理好的数据发送至数据分发校验装置1；
数据分发校验装置1包括：第二FPGA芯片1-1和第三FPGA芯片1-2，第二FPGA芯片1-1用于接收数据处理装置2传输过来的数据，并将数据处理下发到DMD控制装置控制DMD完成曝光；第三FPGA芯片1-2与第二FPGA芯片1-1连接，用于数据校验。
实施例2：
本实施例提供一种基于FPGA的直写光刻数据处理系统，包括数据处理装置2和数据分发校验装置1。
如图2所示，数据处理装置2包括：
FPGA芯片2-1，与主控机PC连接用于接收上位机传输的数据，并对数据进行处理；
100G bit/s光纤通讯接口2-2，与FPGA芯片2-1连接，用于将处理好的数据传输至数据分发校验装置1；
动态随机存储器2-3，与FPGA芯片2-1连接，组成可编译的最小系统，对数据按需处理；
M.2固态硬盘2-4，与FPGA芯片连接，用于存储主控机PC传输过来的数据，供FPGA芯片2-1读取处理；
电源模块2-5，用于给数据处理装置2供电；
PCIE接口2-6，与主控机PC连接，用来实现与主控机PC数据通信；
如图3所示，数据分发校验装置1包括：
FPGA芯片1-1，用于接收处理装置传输2传输过来的数据，并对数据进行分发处理；
FPGA芯片1-2，与FPGA芯片1-1连接，用于对数据检验，问题反馈处理；
动态随机存储器1-3，与FPGA芯片1-1连接，用于对数据进行分发处理；
M.2固态硬盘1-4，与FPGA芯片1-1连接，用于存储数据处理装置2传输过来的数据；
万兆光纤通讯接口1-5，与FPGA芯片1-1连接，用于将处理好的分发数据传输至DMD控制装置；
万兆光纤通讯接口1-5包括16个万兆光纤接口，最大可支持16路DMD控制装置同时工作；
localBUS总线1-6，用于连接FPGA芯片1-1和FPGA芯片1-2，用于FPGA芯片1-1的功能配置与启动，FPGA芯片1-2完成启动后，可对FPGA芯片1-1进行启动控制；
通信总线1-7，用于连接FPGA芯片1-1和FPGA芯片1-2，用于FPGA芯片1-1和FPGA芯片1-2之间的信息交互；
动态随机存储器1-8，与FPGA芯片1-2连接，组成可编译的最小系统；
千兆通讯接口1-9，与FPGA芯片1-2和主控机PC连接，对数据校验，问题处理信息上传至主控机PC进行存储；
100G bit/s光纤通讯接口1-10，与FPGA芯片1-1连接，用于接收数据处理装置2处理好的数据；
电源模块1-11，用于给数据分发校验装置供电；
实施例相关FPGA芯片型号：
数据处理装置2中的FPGA芯片2-1采用ZU系列；
数据分发装置1中的FPGA芯片1-1采用KU系列、FPGA芯片1-2采用Z7000系列；
数据分发装置1中的动态随机存储器1-3采用DDR4，而动态随机存储器1-8采用DDR3，因为Z7000系列FPGA芯片只能支持到DDR3；而数据分发装置1中的动态随机存储器1-3和数据处理装置2的动态随机存储器2-3采用DDR4，是KU系列和ZU系列FPGA芯片可支持DDR4。
本实施例中，主控机PC将光刻数据通过PCIE接口传输到数据处理装置，数据在数据处理装置中进行数据处理，处理好的数据传输到数据分发校验装置，通过数据校验，数据处理下发到DMD控制装置控制DMD完成曝光。
本实施例使用2块板卡组成最小数据处理系统，分别为数据处理装置以及数据分发校验装置；数据处理装置使用FPGA芯片作为系统的处理端，该装置可以取代PC端数据处理，可以释放CPU主板部分处理逻辑，提升处理速度，提高曝光效率；数据处理装置和数据分发校验装置相互通信，可使用100G bit/s光纤通讯接口，提升处理传输效率，提高曝光效率；
数据分发校验装置可以完全匹配多路激光直写曝光机数据传输需求，降低成本；
综上，本实施例可以有效地提高曝光效率，同时降低生产成本。
虽然本实用新型已以较佳实施例公开如上，但其并非用以限定本实用新型，任何熟悉此技术的人，在不脱离本实用新型的精神和范围内，都可做各种的改动与修饰，因此本实用新型的保护范围应该以权利要求书所界定的为准。
Claims (10)
1.一种基于FPGA的直写光刻数据处理系统，其特征在于，所述基于FPGA的直写光刻数据处理系统包括：数据分发校验装置(1)和数据处理装置(2)；
所述数据处理装置(2)包括第一FPGA芯片(2-1)，用于接收主控机PC的光刻数据并对所述光刻数据进行处理，然后将处理好的数据发送至所述数据分发校验装置(1)；
所述数据分发校验装置(1)包括：第二FPGA芯片(1-1)和第三FPGA芯片(1-2)，所述第二FPGA芯片(1-1)用于接收所述数据处理装置(2)传输过来的数据，并将数据处理下发到DMD控制装置控制DMD完成曝光；所述第三FPGA芯片(1-2)与所述第二FPGA芯片(1-1)连接，用于数据校验。
2.根据权利要求1所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述数据处理装置(2)还包括：
第一通讯接口(2-2)，与所述第一FPGA芯片(2-1)连接，用于将处理好的数据传输至所述数据分发校验装置(1)；
第一动态随机存储器(2-3)，与所述第一FPGA芯片(2-1)连接，组成可编译的最小系统，对数据按需处理；
第一M.2固态硬盘(2-4)，与所述第一FPGA芯片(2-1)连接，用于存储主控机PC传输过来的数据，供所述第一FPGA芯片(2-1)读取处理；
第一电源模块(2-5)，用于给数据处理装置(2)供电；
PCIE接口(2-6)，与主控机PC连接，用来实现与主控机PC数据通信。
3.根据权利要求2所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述数据分发校验装置(1)还包括：
第二动态随机存储器(1-3)，与所述第二FPGA芯片(1-1)连接，用于对数据进行分发处理；
第二M.2固态硬盘(1-4)，与所述第二FPGA芯片(1-1)连接，用于存储数据处理装置(2)传输过来的数据；
第二通讯接口(1-5)，与所述第二FPGA芯片(1-1)连接，用于将处理好的分发数据传输至DMD控制装置；
localBUS总线(1-6)，用于连接所述第二FPGA芯片(1-1)和所述第三FPGA芯片(1-2)，用于所述第二FPGA芯片(1-1)的功能配置与启动，所述第三FPGA芯片(1-2)完成启动后，对所述第二FPGA芯片(1-1)进行启动控制；
通信总线(1-7)，用于连接所述第二FPGA芯片(1-1)和所述第三FPGA芯片(1-2)，用于所述第二FPGA芯片(1-1)和所述第三FPGA芯片(1-2)之间的信息交互；
第三动态随机存储器(1-8)，与所述第三FPGA芯片(1-2)连接，组成可编译的最小系统；
第三通讯接口(1-9)，与所述第三FPGA芯片(1-2)和所述主控机PC连接，用于对数据进行校验，并问题处理信息上传至所述主控机PC进行存储；
第四通讯接口(1-10)，与所述第二FPGA芯片(1-1)连接，用于接收数据处理装置(2)处理好的数据；
第二电源模块(1-11)，用于给所述数据分发校验装置(1)供电。
4.根据权利要求3所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述第一FPGA芯片(2-1)采用ZU系列芯片。
5.根据权利要求3所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述第二FPGA芯片(1-1)采用KU系列，所述第三FPGA芯片(1-2)采用Z7000系列。
6.根据权利要求5所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述第二动态随机存储器(1-3)采用DDR4，第三动态随机存储器(1-8)采用DDR3。
7.根据权利要求4所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述第一动态随机存储器(2-3)采用DDR4。
8.根据权利要求3所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述数据分发校验装置(1)和所述数据处理装置(2)之间通过所述第一通讯接口(2-2)和所述第四通讯接口(1-10)连接，所述第一通讯接口(2-2)和所述第四通讯接口(1-10)为100G bit/s光纤通讯接口。
9.根据权利要求3所述的基于FPGA的直写光刻数据处理系统，其特征在于，所述第二通讯接口(1-5)包括多个万兆光纤接口，用于同时支持多路DMD控制装置。
10.一种基于FPGA的直写光刻控制装置，其特征在于，所述基于FPGA的直写光刻控制装置包括依次连接的：主控机PC、权利要求1-9任一项所述的基于FPGA的直写光刻数据处理系统和DMD控制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223357523.0U CN219179770U (zh) | 2022-12-12 | 2022-12-12 | 一种基于fpga的直写光刻数据处理系统及直写光刻控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223357523.0U CN219179770U (zh) | 2022-12-12 | 2022-12-12 | 一种基于fpga的直写光刻数据处理系统及直写光刻控制装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219179770U true CN219179770U (zh) | 2023-06-13 |
Family
ID=86663388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223357523.0U Active CN219179770U (zh) | 2022-12-12 | 2022-12-12 | 一种基于fpga的直写光刻数据处理系统及直写光刻控制装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219179770U (zh) |
-
2022
- 2022-12-12 CN CN202223357523.0U patent/CN219179770U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500031B (zh) | 具非揮發性類型記憶體模組的主記憶體之系統、方法及裝置，及其相關技術 | |
| US7177211B2 (en) | Memory channel test fixture and method | |
| CN115210589B (zh) | 一种芯片测试装置及测试方法 | |
| CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
| US20080140898A1 (en) | Computer bus power consuming device | |
| EP1963977B1 (en) | Memory systems with memory chips down and up | |
| CN105119849A (zh) | 一种交换机架构及应用于交换机架构的数据管理方法 | |
| CN116501140B (zh) | 内存模组以及服务器的内存扩展板卡 | |
| CN117148817A (zh) | 一种测试系统 | |
| CN113704160A (zh) | 基于飞腾处理器的数据存储方法、系统及存储主板 | |
| CN209248436U (zh) | 一种扩展板卡及服务器 | |
| Kwon et al. | Gen-z memory pool system architecture | |
| CN219179770U (zh) | 一种基于fpga的直写光刻数据处理系统及直写光刻控制装置 | |
| US9792230B2 (en) | Data input circuit of semiconductor apparatus | |
| CN100395744C (zh) | 实现中央控制单元对单板集中控制的方法和系统 | |
| KR100597473B1 (ko) | 메모리 모듈의 테스트 방법 및 이를 수행하기 위한 메모리모듈의 허브 | |
| CN213276462U (zh) | 双路服务器主板及双路服务器 | |
| CN216352292U (zh) | 服务器主板及服务器 | |
| CN218099929U (zh) | 一种直写式曝光机的图形数据传输装置 | |
| CN216014148U (zh) | 一种服务器和服务器背板 | |
| CN114461027B (zh) | 硬盘连接装置及服务器 | |
| CN220305792U (zh) | 一种转接结构及验证系统 | |
| US10831676B2 (en) | Apparatus and method for interfacing with common memory | |
| CN220137680U (zh) | 一种支持异步通信接口的仿真器 | |
| CN115061862A (zh) | 一种服务器mcio接口的测试装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |