CN218939648U - 半导体器件及电子设备 - Google Patents

半导体器件及电子设备 Download PDF

Info

Publication number
CN218939648U
CN218939648U CN202222824591.7U CN202222824591U CN218939648U CN 218939648 U CN218939648 U CN 218939648U CN 202222824591 U CN202222824591 U CN 202222824591U CN 218939648 U CN218939648 U CN 218939648U
Authority
CN
China
Prior art keywords
semiconductor device
pin
section
plastic package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222824591.7U
Other languages
English (en)
Inventor
崔兆雪
张维
刘韧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Priority to CN202222824591.7U priority Critical patent/CN218939648U/zh
Application granted granted Critical
Publication of CN218939648U publication Critical patent/CN218939648U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体器件及电子设备。半导体器件包括半导体基板、半导体芯片、塑封体、多个第一引脚及多个第二引脚。半导体芯片安装于所述半导体基板;塑封体塑封包覆半导体基板和半导体芯片;多个第一引脚及多个第二引脚位于塑封体外部,且多个第一引脚固定于塑封体一侧并间隔排列,多个第二引脚位于塑封体另一侧并间隔排列;第一引脚与半导体基板电性连接,第二引脚与半导体芯片电性连接;第一引脚的第一焊接段和第二引脚的第二焊接段位于塑封体的底面的相对两侧;在半导体器件厚度方向上,第一焊接段和第二焊接段凸出塑封体的底面且凸出底面的高度相同。本申请的技术方案能够增强半导体器件与电路板的连接可靠性,提高电子设备的稳定性。

Description

半导体器件及电子设备
技术领域
本申请涉及半导体技术领域,尤其涉及一种半导体器件及电子设备。
背景技术
半导体器件是电力电子领域的基本元件,主要用于电力设备的电能变换和电路控制。在半导体器件的封装中,一般是通过引脚实现半导体器件与电路板的连接,但半导体器件的引脚并不是处于同一水平高度,这就使得引脚与电路板不能完全贴合,从而导致半导体器件与电路板之间的连接可靠性低,影响电子设备的稳定性。
实用新型内容
本申请提供一种半导体器件及电子设备,以解决现有技术中半导体器件与电路板之间的连接可靠性低、电子设备稳定性差的技术问题。
第一方面,本申请提供一种半导体器件,所述半导体器件包括半导体基板、半导体芯片、塑封体、多个第一引脚及多个第二引脚。所述半导体芯片安装于所述半导体基板;所述塑封体塑封包覆所述半导体基板和所述半导体芯片,多个所述第一引脚及多个所述第二引脚位于所述塑封体外部,且多个所述第一引脚固定于所述塑封体一侧并间隔排列,多个所述第二引脚位于所述塑封体另一侧并间隔排列;所述第一引脚与所述半导体基板电性连接,所述第二引脚与所述半导体芯片电性连接;所述第一引脚包括第一焊接段,所述第二引脚包括第二焊接段,所述塑封体包括底面,所述第一焊接段和所述第二焊接段位于所述底面相对两侧;在所述半导体器件厚度方向上,所述第一焊接段和所述第二焊接段凸出所述底面,并且所述第一焊接段和所述第二焊接段凸出所述底面的高度相同。本实施例中,通过使第一焊接段和第二焊接段凸出塑封体的底面,且二者凸出底面的高度相同,能够使第一引脚和第二引脚完全与电路板贴合并稳固地焊接至电路板,以增强半导体器件与电路板的连接可靠性,从而提高电子设备的稳定性。
一种可能的实施方式中,所述塑封体还包括与所述底面背向设置的顶面,所述第一焊接段包括第一焊接面,所述第二焊接段包括第二焊接面,所述第一焊接面和所述第二焊接面平齐且与所述底面朝向相同,沿着所述顶面到底面的方向,所述第一焊接面和所述第二焊接面凸出所述底面。本实施例中,第一焊接面和第二焊接面平齐,能够保证半导体器件相对电路板的支撑平衡,增强半导体器件与电路板的连接可靠性。
一种可能的实施方式中,沿着所述顶面到底面的方向,所述第一焊接面和所述第二焊接面凸出所述底面的高度大于0mm小于等于0.1mm。本实施例中,第一焊接面和第二焊接面到基准面的距离,与底面到基准面的距离的差值范围设置为大于0mm小于等于0.1mm,可以使第一引脚、第二引脚稳固地安装在电路板上,从而避免差值过大造成半导体器件受到外力作用与电路板脱离,影响电子设备的稳定性。
一种可能的实施方式中,所述第一引脚与所述半导体基板通过绑定线电性连接,所述第二引脚通过绑定线与所述半导体芯片电性连接,所述绑定线嵌设在所述塑封体内。本实施例中,通过将第一引脚与半导体基板通过绑定线电性连接,将第二引脚通过绑定线与半导体芯片电性连接,一方面,可以同时接入更多种类的电信号,更加高效地进行信号的传输与转换;另一方面,可以提高电路板的利用率,减小电路板的使用面积,降低生产成本。
一种可能的实施方式中,所述第一引脚部分伸入所述塑封体内与所述半导体基板一侧连接,以实现电性连接;所述第二引脚通过嵌设在所述塑封体内的绑定线与所述半导体芯片电性连接。本实施例中,通过将第一引脚与半导体基板直接固定连接,可以使第一引脚与半导体基板实现电性导通,同时还能简化安装工艺,降低生产成本。
一种可能的实施方式中,所述第一引脚与所述半导体基板一体成型。本实施例中,第一引脚与电路板为一体成型结构,能够简化半导体器件的安装工艺,降低生产成本。
一种可能的实施方式中,所述第一焊接段包括第一上表面,所述第二焊接段包括第二上表面,所述第一上表面和所述第二上表面平齐,且所述第一上表面和所述第二上表面与所述底面平齐;或者,沿着所述顶面到所述底面方向,所述第一上表面和所述第二上表面低于所述底面。本实施例中,通过使第一上表面和第二上表面与底面平齐或者第一上表面和第二上表面低于底面,能够保证第一焊接段和第二焊接段均凸出塑封体的底面,以使第一引脚和第二引脚与电路板完全贴合,从而提高半导体器件与电路板的连接可靠性。
一种可能的实施方式中,所述第一引脚包括与所述第一焊接段连接的第一固定段,所述第一固定段设有第一顶面,所述第二引脚包括与所述第二焊接段连接的第二固定段,所述第二固定段设有第二顶面;所述第一固定段和所述第二固定段均与所述塑封体固定连接,并且所述第一固定段和所述第二固定段位于所述顶面的相对两侧;沿着所述顶面到所述底面的方向,所述第一顶面和所述第二顶面平齐,且所述第一顶面和所述第二顶面低于所述顶面。本实施例中,第一顶面和第二顶面低于塑封体的顶面,可以保证第一引脚和第二引脚被完全固定在塑封体中,避免第一引脚和第二引脚在受到外力作用时脱离电路板而影响半导体器件与电路板之间的连接可靠性。
一种可能的实施方式中,所述半导体基板包括第一表面和第二表面,所述第一表面与所述第二表面相对设置,所述第一表面露出所述塑封体的顶面,所述顶面围绕所述第一表面;所述第一表面与所述顶面平齐,或者,所述第一表面高于所述顶面;所述半导体芯片层叠并焊接于所述第二表面。本实施例中,通过使第一表面露出或者完全露出顶面,可以使散热器与半导体基板接触,以将半导体器件产生的热量传导至散热器,从而有利于半导体器件的散热;半导体芯片焊接至半导体基板的第二表面,可以使半导体芯片与半导体基板电性连接,从而实现信号传输。
一种可能的实施方式中,所述第一引脚还包括第一连接段,所述第一连接段连接所述第一固定段和所述第一焊接段,所述第一固定段和所述第一焊接段与所述第一连接段呈夹角设置,所述第一固定段与所述第一焊接段错位平行且背向所述第一连接段方向延伸;所述第二引脚还包括第二连接段,所述第二连接段连接所述第二固定段和所述第二焊接段,所述第二固定段和所述第二焊接段与所述第二连接段呈夹角设置,所述第二固定段和所述第二焊接段错位平行且背向所述第二连接段方向延伸。本实施例中,通过使第一连接段连接第一固定段和第一焊接段、第二连接段连接第二固定段和第二焊接段,能够使第一引脚和第二引脚分别从塑封体底面的相对两侧伸出并呈翼状结构,便于将半导体器件安装至电路板,有利于简化组装步骤,降低生产成本。
第二方面,本申请还提供一种电子设备,包括电路板、散热器和如上所述的半导体器件,所述电路板包括表面,所述第一焊接段和所述第二焊接段焊接于所述电路板的表面,所述散热器层叠设于所述半导体器件背向所述第一焊接段和所述第二焊接段的一侧,所述散热器与所述半导体器件的半导体基板接触,所述底面与所述电路板的表面具有间隙。本实施例提供的电子设备,通过设置具有相同高度的第一引脚和第二引脚的半导体器件,并使第一引脚的第一焊接段和第二引脚的第二焊接段凸出塑封体的底面,可以使半导体器件牢固地安装至电路板,增强半导体器件与电路板的连接可靠性,从而提高电子设备的稳定性。
一种可能的实施方式中,所述第一焊接段包括第一焊接面,所述第二焊接段包括第二焊接面,所述第一焊接面和所述第二焊接面与所述电路板的表面焊接。本实施例中,通过设置第一焊接面和第二焊接面使半导体器件焊接至电路板,能够简化安装工艺,降低生产成本。
综上,本申请通过设置具有相同高度的第一引脚和第二引脚,并使第一引脚的第一焊接面和第二引脚的第二焊接面平齐且凸出塑封体的底面。一方面,第一焊接面与第二焊接面位于同一平面,能够使第一引脚和第二引脚完全与电路板贴合,提高第一引脚和第二引脚与电路板焊接的可靠性。另一方面,沿着塑封体的顶面到底面的方向,第一焊接面和第二焊接面凸出底面的高度相同,也能够进一步增强半导体器件与电路板的连接可靠性,从而提高电子设备的稳定性。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案,下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1是本申请提供的一种电子设备的结构示意图;
图2是本申请第一实施例提供的半导体器件的结构示意图;
图3是图2所示半导体器件的俯视图;
图4是图2所示半导体器件沿A-A方向的剖面结构示意图;
图5是图2所示半导体器件另一种实施方式的剖面结构示意图;
图6是本申请第二实施例提供的半导体器件的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
请参阅图1,图1是本申请提供的一种电子设备1000的结构示意图。在本申请的实施例中,电子设备1000包括主体(图未示)及安装于主体的半导体器件100、电路板200和散热器300。电子设备1000包括但不限于车载充电器(on board charger)、直流变换器(direct current)、数字信号广播(digital audio broadcasting)、并联开关变换器(boost converter)、反激式转换器(flyback converter)等。
半导体器件100通过表面贴装技术(surface mounted technology,SMT)焊接至电路板200;散热器300层叠并固定于半导体器件100背向电路板200的一侧,用于对半导体器件100进行散热。需要说明的是,半导体器件100可以是金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)、绝缘栅双极型晶体管(insulated gate bipolar transistor,IGBT)、二极管、碳化硅、氮化镓等任意一种,本申请的实施例对此不做严格限制。半导体器件100可以与电路板200的正面连接,也可以与电路板200的反面连接,本申请的实施例对此不做严格限制。散热器300用于对半导体器件100进行散热,散热器300可以采用风冷、液冷等散热方式,本申请的实施例对此不做严格限制。
一种实施例中,电子设备1000还包括绝缘导热层400,绝缘导热层400设于半导体器件100和散热器300之间,绝缘导热层400可以用于填充半导体器件100与散热器300之间的间隙,优化散热器300半导体器件100的导热效率。
在一个具体的应用场景中,电子设备1000中设置有多个半导体器件100,多个半导体器件100在电路板200上间隔设置。散热器300可以为水道,通过水冷方式进行散热。绝缘导热层400为导热凝胶,导热凝胶既可以填充半导体器件100与水道之间的间隙,也可以将半导体器件100产生的热量传导至水道后释放至环境中。电路板200可以为印刷电路板(printed circuit board,PCB),电路板200的一表面与多个半导体器件100焊接,电路板200的另一表面可以设置其他器件,从而可以使电路板200的使用面积减小,提高电路板200的利用率,降低电路板200的生产成本。
请结合参阅图2、图3和图4,图2是本申请第一实施例提供的半导体器件100的结构示意图,图3是图2所示半导体器件的俯视图,图4是图2所示半导体器件沿A-A方向的剖面结构示意图。
为了便于描述,以半导体器件100的长度方向为X轴方向,半导体器件100的宽度方向为Y轴方向,半导体器件100的高度方向为Z轴方向,X轴方向、Y轴方向和Z轴方向两两互相垂直。
在本实施例中,半导体器件100包括半导体基板10、半导体芯片20、多个第一引脚30、多个第二引脚40、塑封体50和绑定线60。半导体基板10和半导体芯片20装于塑封体50,第一引脚30与半导体基板10固定连接并电性导通,第二引脚40固定于塑封体50并与半导体芯片20电性导通。绑定线60连接第二引脚40与半导体芯片20,以使第二引脚40与半导体芯片20电连接。可以理解,塑封体50、半导体基板10和半导体芯片20为半导体器件100的本体,多个第一引脚30位于本体一侧部并位于本体外部,多个第二引脚40位于本体另一侧部并位于本体外部,第一引脚30和第二引脚40在X轴方向上相对设置。多个第一引脚30的数量与多个第二引脚40的数量相同。本实施例中,在X轴方向上,一个第一引脚30与一个第二引脚40对齐,可以保证半导体器件100相对电路板200的支撑平衡。
一种实施例中,半导体器件100还包括焊接层70,焊接层70设于半导体基板10与半导体芯片20之间,焊接层70可以用于将半导体芯片20固定至半导体基板10。其中,焊接层70可以是焊锡,具有良好的结合能力和导热能力。一方面,焊接层70能够稳固连接半导体芯片20与半导体基板10;另一方面,焊接层70能够将半导体芯片20产生的热量传导至半导体基板10的表面进行散热。
本实施例中,半导体基板10大致为矩形板体,其包括相对设置的第一表面11和第二表面12,第一表面11露出塑封体50,用于与散热器300接触,以将半导体器件100产生的热量传导至散热器300。第二表面12用于承载半导体芯片20,以使半导体芯片20与半导体基板10电性连接,从而实现信号传输。具体地,半导体芯片20通过焊接层70固定于半导体基板10的第二表面12,以实现半导体芯片20与半导体基板10电性连接。
请继续参阅图4。第一引脚30大致呈翼状结构,第一引脚30与半导体基板10固定连接并电性导通。第一引脚30包括第一固定段31、第一连接段32和第一焊接段33。第一连接段32连接第一固定段31和第一焊接段33,且第一固定段31和第一焊接段33与第一连接段32呈夹角设置;其中,第一固定段31和第一焊接段33错位平行且背向第一连接段32方向延伸,即第一固定段31和第一焊接段33位于第一连接段32的相对两侧,且分别连接第一连接段32的相对两端位置。
第一固定段31设有第一顶面311,第一焊接段33设有第一焊接面331和第一上表面332,第一焊接面331和第一上表面332背向设置,第一焊接面331和第一顶面311背向设置。第一固定段31远离第一连接段32的端部与半导体基板10的一侧固定连接,第一连接段32和第一焊接段33伸出半导体基板10并位于半导体基板10的一侧。
本实施例中,第一引脚30和第二引脚40结构相同,在其他实施例中,也可以是结构不同。具体的,第二引脚40大致呈翼状结构,第二引脚40包括第二固定段41、第二连接段42和第二焊接段43。第二连接段42连接第二固定段41和第二焊接段43,且第二固定段41和第二焊接段43与第二连接段42呈夹角设置;其中,第二固定段41和第二焊接段43错位平行且背向第二连接段42方向延伸,即第二固定段41和第二焊接段43位于第二连接段42的相对两侧,且分别连接第二连接段42的相对两端位置。
第二固定段41设有第二顶面411,第二焊接段43设有第二焊接面431和第二上表面432,第二焊接面431和第二上表面432背向设置,第二焊接面431和第二顶面411背向设置。第二固定段41远离第二连接段42的端部与半导体基板10在X轴方向上间隔设置,且通过绑定线60电连接至半导体芯片20。第二连接段42和第二焊接段43伸出半导体基板10并位于半导体基板10的一侧。可以理解,第二引脚40与半导体芯片20电性连接,多个第二引脚40可以同时向半导体芯片20传输多种信号,这不仅可以提高电路板200的利用率,降低生产成本,还能够提高半导体器件100的信号转换与传输效率。
塑封体50通过注塑成型将半导体基板10、半导体芯片20以及焊接层70塑封包覆,并且固定多个第一引脚30的第一固定段31和多个第二引脚40的第二固定段41,同时半导体基板10的第一表面11露出塑封体50的顶部。可以理解,塑封体50为半导体器件100的外壳,第一引脚30和第二引脚40露出塑封体50。
塑封体50包括顶面51、与顶面51背向设置的底面52、第一侧面53及与第一侧面53背向设置的第二侧面54。第一侧面53及第二侧面54连接顶面51和底面52。半导体基板10的第一表面11露出顶面51,具体的是,顶面51围绕第一表面11并且与第一表面11平齐,也就是说共同形成一个平面,其中包括允许的误差范围。第一引脚30伸出第一侧面53,第二引脚40伸出第二侧面54。第一焊接面331和第二焊接面431与底面52朝向相同。可以理解,顶面51和第一表面11朝向一侧;底面52、第一侧面53及第二侧面54为所述本体的顶面(顶面51和第一表面11)、底面、第一侧面及第二侧面;第一引脚30和第二引脚40露出本体的第一侧面及第二侧面。
请一并参阅图4。以水平面为基准面A,可以理解,电路板200承载半导体器件100的表面为水平面或者接近水平面(允许规定范围内的误差)。也即为,电路板200承载半导体器件100的表面可以为基准面A。顶面51与第一表面11共面,第一表面11相较于基准面A具有第一高度a。第一顶面311与第二顶面411平齐,第一顶面311与第二顶面411相较于基准面A具有第二高度b,第二高度b小于第一高度a。可以理解为,沿着顶面51到底面52的方向,第一顶面311和第二顶面411低于塑封体50的顶面51。
底面52相较于基准面A具有第三高度c,第三高度c小于第二高度b。第一焊接面331和第二焊接面431平齐,第一焊接面331和第二焊接面431相较于基准面A具有第四高度d,第四高度d小于第三高度c。本实施例中,第三高度c和第四高度d的差值为半导体器件100的引脚抬高差值,差值大于0mm小于等于0.1mm。可以理解为,在半导体器件100厚度方向上,第一焊接段33和第二焊接段43凸出底面52,并且第一焊接段33和第二焊接段43凸出底面52的高度相同。也即为,沿着顶面51到底面52的方向,第一焊接面331和第二焊接面431凸出底面52,且第一焊接面331和第二焊接面431凸出底面52的高度大于0mm小于等于0.1mm。其他实施例中,第一焊接面331和第二焊接面431也可以与基准面A平齐。
基于上述描述,应当理解,通过将半导体器件100的引脚抬高差值的范围设置为大于0mm小于等于0.1mm,可以使第一引脚30和第二引脚40稳固地安装至电路板200,将半导体器件100与电路板200牢牢固定,避免引脚抬高的差值过大造成半导体器件100在受到外力作用时与电路板200脱离,从而影响电子设备1000的稳定性。
第一上表面332与第二上表面432平齐,第一上表面332和第二上表面432相较于基准面A具有第五高度e,第五高度e小于等于第三高度c。可以理解为,第一上表面332和第二上表面432与底面52平齐;或者,沿着塑封体50的顶面51到底面52的方向,第一上表面332和第二上表面432低于底面52。
可以理解的是,第一焊接段33和第二焊接段43均具有一定的厚度,通过使第一上表面332和第二上表面432到基准面A的高度大于等于底面52到基准面A的高度,能够保证第一焊接段33和第二焊接段43均凸出塑封体50的底面52,以使第一引脚30和第二引脚40与电路板200完全贴合,从而提高半导体器件100与电路板200的连接可靠性。本实施例中,第一焊接面331与第二焊接面431均通过SMT贴装于电路板200上,将半导体器件100与电路板200固定。电路板200通过第一引脚30与半导体基板10电性连接、第二引脚40与和半导体芯片20电性连接,即实现半导体芯片20与电路板200的电性连接,从而实现半导体器件100与电路板200的电性连接。
目前的半导体器件100的引脚通常不是位于同一水平高度的,因此半导体器件100通过引脚与电路板200连接时,半导体器件100与电路板200并非完全贴合,二者之间的连接可靠性低,从而导致电子设备1000的稳定性较差。而本申请实施例提供的半导体器件100,通过使第一引脚30的第一焊接面331与第二引脚40的第二焊接面431位于同一平面且凸出塑封体50的底面52,可以实现,第一引脚30和第二引脚40完全与电路板200贴合,从而提高第一引脚30和第二引脚40与电路板200焊接的可靠性。另一方面,沿着塑封体50的顶面51到底面52的方向,第一焊接面331和第二焊接面431凸出底面52的高度相同,也能够进一步增强半导体器件100与电路板200的连接可靠性,从而提高电子设备1000的稳定性。
一种可能的实施方式中,请参阅图5,图5是图2所示半导体器件100另一种实施方式的剖面结构示意图,半导体基板10的第一表面11高于塑封体50的顶面51。也即为,顶面51相较于基准面A的高度小于第一高度a。这样设置能够使第一表面11完全露出塑封体50的顶面51,可以进一步提升半导体器件100的散热效果。
请参阅图6,图6是本申请第二实施例提供的半导体器件100的结构示意图。
本实施例所示的半导体器件100与第一实施例所示的半导体器件100不同之处在于,第一引脚30通过绑定线60连接至半导体基板10并电性导通。第一引脚30包括第一固定段31、第一连接段32和第一焊接段33。第一连接段32连接第一固定段31和第一焊接段33,且第一固定段31和第一焊接段33与第一连接段32呈夹角设置;其中,第一固定段31和第一焊接段33错位平行且背向第一连接段32方向延伸,即第一固定段31和第一焊接段33位于第一连接段32的相对两侧,且分别连接第一连接段32的相对两端位置。第一固定段31远离第一连接段32的端部与半导体基板10在X轴方向上间隔设置,且通过绑定线60电连接至半导体基板10。第一连接段32和第一焊接段33伸出半导体基板10并位于半导体基板10的一侧。
本实施例中,在X轴方向上,第一引脚30、第二引脚40均与半导体基板10间隔设置,第一引脚30与半导体基板10电性连接,第二引脚40与半导体芯片20电性连接。一方面,可以同时接入更多种类的电信号,更加高效地进行信号的传输与转换;另一方面,可以提高电路板200的利用率,减小电路板200的使用面积,降低生产成本。
以上,仅为本申请的部分实施例和实施方式,本申请的保护范围不局限于此,任何熟知本领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种半导体器件,其特征在于,所述半导体器件包括:
半导体基板、半导体芯片、塑封体、多个第一引脚及多个第二引脚,所述半导体芯片安装于所述半导体基板;
所述塑封体塑封包覆所述半导体基板和所述半导体芯片,多个所述第一引脚及多个所述第二引脚位于所述塑封体外部,且多个所述第一引脚固定于所述塑封体一侧并间隔排列,多个所述第二引脚位于所述塑封体另一侧并间隔排列;所述第一引脚与所述半导体基板电性连接,所述第二引脚与所述半导体芯片电性连接;
所述第一引脚包括第一焊接段,所述第二引脚包括第二焊接段,所述塑封体包括底面,所述第一焊接段和所述第二焊接段位于所述底面相对两侧;
在所述半导体器件厚度方向上,所述第一焊接段和所述第二焊接段凸出所述底面,并且所述第一焊接段和所述第二焊接段凸出所述底面的高度相同。
2.根据权利要求1所述的半导体器件,其特征在于,所述塑封体还包括与所述底面背向设置的顶面,所述第一焊接段包括第一焊接面,所述第二焊接段包括第二焊接面,所述第一焊接面和所述第二焊接面平齐且与所述底面朝向相同,沿着所述顶面到底面的方向,所述第一焊接面和所述第二焊接面凸出所述底面。
3.根据权利要求2所述的半导体器件,其特征在于,沿着所述顶面到底面的方向,所述第一焊接面和所述第二焊接面凸出所述底面的高度大于0mm小于等于0.1mm。
4.根据权利要求1-3任一项所述的半导体器件,其特征在于,所述第一引脚与所述半导体基板通过绑定线电性连接,所述第二引脚通过绑定线与所述半导体芯片电性连接,所述绑定线嵌设在所述塑封体内。
5.根据权利要求1-3任一项所述的半导体器件,其特征在于,所述第一引脚部分伸入所述塑封体内与所述半导体基板一侧连接,以实现电性连接;所述第二引脚通过嵌设在所述塑封体内的绑定线与所述半导体芯片电性连接。
6.根据权利要求5所述的半导体器件,其特征在于,所述第一引脚与所述半导体基板一体成型。
7.根据权利要求2所述的半导体器件,其特征在于,所述第一焊接段包括第一上表面,所述第二焊接段包括第二上表面,所述第一上表面和所述第二上表面平齐,且所述第一上表面和所述第二上表面与所述底面平齐;
或者,沿着所述顶面到所述底面的方向,所述第一上表面和所述第二上表面低于所述底面。
8.根据权利要求2所述的半导体器件,其特征在于,所述第一引脚包括与所述第一焊接段连接的第一固定段,所述第一固定段设有第一顶面,所述第二引脚包括与所述第二焊接段连接的第二固定段,所述第二固定段设有第二顶面;
所述第一固定段和所述第二固定段均与所述塑封体固定连接,并且所述第一固定段和所述第二固定段位于所述顶面的相对两侧;
沿着所述顶面到所述底面的方向,所述第一顶面和所述第二顶面平齐,且所述第一顶面和所述第二顶面低于所述顶面。
9.根据权利要求8所述的半导体器件,其特征在于,所述半导体基板包括第一表面和第二表面,所述第一表面与所述第二表面相对设置,所述第一表面露出所述塑封体的顶面,所述顶面围绕所述第一表面;所述第一表面与所述顶面平齐,或者,所述第一表面高于所述顶面;所述半导体芯片层叠并焊接于所述第二表面。
10.根据权利要求8所述的半导体器件,其特征在于,所述第一引脚还包括第一连接段,所述第一连接段连接所述第一固定段和所述第一焊接段,所述第一固定段和所述第一焊接段与所述第一连接段呈夹角设置,所述第一固定段与所述第一焊接段错位平行且背向所述第一连接段方向延伸;
所述第二引脚还包括第二连接段,所述第二连接段连接所述第二固定段和所述第二焊接段,所述第二固定段和所述第二焊接段与所述第二连接段呈夹角设置,所述第二固定段和所述第二焊接段错位平行且背向所述第二连接段方向延伸。
11.一种电子设备,其特征在于,包括电路板、散热器和权利要求1至10任一项所述的半导体器件,所述电路板包括表面,所述第一焊接段和所述第二焊接段焊接于所述电路板的表面,所述散热器层叠设于所述半导体器件背向所述第一焊接段和所述第二焊接段的一侧,所述散热器与所述半导体器件的半导体基板接触,所述底面与所述电路板的表面具有间隙。
12.根据权利要求11所述的电子设备,其特征在于,所述第一焊接段包括第一焊接面,所述第二焊接段包括第二焊接面,所述第一焊接面和所述第二焊接面与所述电路板的表面焊接。
CN202222824591.7U 2022-10-24 2022-10-24 半导体器件及电子设备 Active CN218939648U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222824591.7U CN218939648U (zh) 2022-10-24 2022-10-24 半导体器件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222824591.7U CN218939648U (zh) 2022-10-24 2022-10-24 半导体器件及电子设备

Publications (1)

Publication Number Publication Date
CN218939648U true CN218939648U (zh) 2023-04-28

Family

ID=86092109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222824591.7U Active CN218939648U (zh) 2022-10-24 2022-10-24 半导体器件及电子设备

Country Status (1)

Country Link
CN (1) CN218939648U (zh)

Similar Documents

Publication Publication Date Title
US6943443B2 (en) Electronic circuit device including metallic member having installation members
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
CN103887273B (zh) 半导体模块
CN103314437B (zh) 功率半导体模块及电源单元装置
WO2012108011A1 (ja) パワー半導体モジュール
US20130207121A1 (en) Power conversion device
US20100059870A1 (en) Chip package structure
KR101614669B1 (ko) 전력용 반도체 장치
JP7158392B2 (ja) パワー半導体モジュール
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
JP5446302B2 (ja) 放熱板とモジュール
CN112864113A (zh) 功率器件、功率器件组件与相关装置
JP7379886B2 (ja) 半導体装置
US20220199563A1 (en) High thermal dissipation, packaged electronic device and manufacturing process thereof
US20110226514A1 (en) Electronic device and power converter
US9099451B2 (en) Power module package and method of manufacturing the same
CN218939648U (zh) 半导体器件及电子设备
CN111640709A (zh) 具有带有负间距的引线的半导体封装
CN215008199U (zh) 功率器件、功率器件组件、电能转换装置及电能转换设备
CN115117048A (zh) 半导体装置
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
JP2004048084A (ja) 半導体パワーモジュール
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
CN219085965U (zh) 表面贴装金属散热块的半导体电路组件和散热组件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant