CN218675972U - 一种内存的供电控制电路及供电终端 - Google Patents
一种内存的供电控制电路及供电终端 Download PDFInfo
- Publication number
- CN218675972U CN218675972U CN202222583183.7U CN202222583183U CN218675972U CN 218675972 U CN218675972 U CN 218675972U CN 202222583183 U CN202222583183 U CN 202222583183U CN 218675972 U CN218675972 U CN 218675972U
- Authority
- CN
- China
- Prior art keywords
- power supply
- module
- memory
- supply control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Abstract
本实用新型实施例公开了一种内存的供电控制电路及供电终端，包括：主控模块、供电控制模块、电源模块和内存模块，其中：主控模块用于向供电控制模块提供控制信号；供电控制模块用于根据控制信号，确定使能信号，使能信号用于为电源模块提供使能信号；电源模块用于根据使能信号，生成内存模块的输入电压。通过本实用新型提供的内存供电控制电路，可以使用较少的元件，实现电压稳定输出；输出电压可调，通用性强，满足不同负载的电压需求；该模块物理尺寸小、电路结构简单，性能稳定、成本低、便于维护。
Description
技术领域
本实用新型涉及电路技术领域，尤其涉及一种内存的供电控制电路及供电终端。
背景技术
主板内存是计算机中重要的部件之一，它是与CPU进行沟通的桥梁。计算机中所有程序的运行都是在内存中进行的,因此内存的性能对计算机的影响非常大。然而,要使内存的工作性能得到有效充分的发挥,其供电模块性能起着非常关键的作用。
随着DDR内存的不断更新换代,现阶段搭配DDR(Double Data Rate SDRAM，双倍速率SDRAM)4内存和DDR5内存的设计已经成为主板产品设计的主流,其主要有DDR、+VDDQ_VTT与+VPP_2V5三组基本工作电压供电,三者缺一不可。随着内存性能及用户体验的不断升级，市场推出了多种内存供电模块以满足内存容量升级、内存运行频率提升、加装装饰灯条等客户需求。
尽管市场存在着多种内存供电模块可以解决客户的需求，但相应的供电模块却存在使用元件多、成本高、不便于维修等问题。
实用新型内容
针对上述技术问题，本实用新型实施例提供了一种内存的供电控制电路及供电终端。
第一方面，本实用新型实施例提供一种内存的供电控制电路，所述内存的供电控制电路包括：主控模块、供电控制模块、电源模块和内存模块，其中：
所述主控模块用于向供电控制模块提供控制信号；
所述供电控制模块用于根据所述控制信号，确定使能信号，所述使能信号用于为所述电源模块提供使能信号；
所述电源模块用于根据所述使能信号，生成所述内存模块的输入电压。
可选地，所述供电控制模块至少包括第一晶体管和第二晶体管；
所述第一晶体管的漏极与所述第二晶体管的栅极相连，所述第一晶体管的源极和所述第二晶体管的源极与地相连；所述第二晶体管的漏极与所述电源模块的第七管脚相连；所述第一晶体管的漏极与所述主控模块的AM11管脚相连。
可选地，所述供电控制电路还包括电压调节模块，所述电压条件模块包括第一电阻和第二电阻，所述电源模块的第一管脚分别与所述第一电阻的第一端和所述第二电阻的第一端相连，所述第一电阻的第二管脚与地相连，所述第二电阻的第二端与所述电源模块的第六管脚相连。
可选地，所述电源模块的第六管脚与电感的第一端相连，所述电感的第二端与所述第二电阻的第二端相连。
可选地，所述供电控制电路还包括第一电容、第二电容和第三电容，所述第一电容的第一端、所述第二电容的第一端和所述第三电容的第一端分别与所述电感的第二端相连，所述第一电容的第二端、所述第二电容的第二端和所述第三电容的第二端与地相连。
可选地，所述电源模块的第三管脚与+5V相连。
可选地，所述电源模块为RT5753A芯片。
可选地，所述主控模块为南桥芯片。
可选地，所述内存模块为DDR4内存。
可选地，所述第一晶体管和所述第二晶体管为MOSFET管。
第二方面，本实用新型实施例提供一种供电终端，包括第一方面的内存的供电控制电路。
本实用新型实施例提供的内存的供电控制电路及供电终端，内存的供电控制电路包括：主控模块、供电控制模块、电源模块和内存模块，其中：主控模块用于向供电控制模块提供控制信号；供电控制模块用于根据控制信号，确定使能信号，使能信号用于为电源模块提供使能信号；电源模块用于根据使能信号，生成内存模块的输入电压。通过本实用新型提供的内存供电控制电路，可以使用较少的元件，实现电压稳定输出；输出电压可调，通用性强，满足不同负载的电压需求；该模块物理尺寸小、电路结构简单，性能稳定、成本低、便于维护。
附图说明
图1为本实用新型实施例中提供的内存的供电控制电路的结构示意图；
图2为本实用新型实施例中提供的又一内存的供电控制电路的结构示意图；
图3为本实用新型实施例中提供的主控模块的示意图；
图4为本实用新型实施例中提供的内存模块的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1，为本实用新型实施例中提供的内存的供电控制电路的结构示意图，内存的供电控制电路包括：主控模块10、供电控制模块20、电源模块30和内存模块40，其中：
主控模块10用于向供电控制模块提供控制信号；
供电控制模块20用于根据控制信号，确定使能信号，使能信号用于为电源模块提供使能信号；
电源模块30用于根据使能信号，生成内存模块40的输入电压。
内存(Memory)是计算机的重要部件，也称内存储器和主存储器，它用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。它是外存与CPU进行沟通的桥梁，计算机中所有程序的运行都在内存中进行，内存性能的强弱影响计算机整体发挥的水平，DDR内存的不断更新换代,DDR4内存和DDR5内存的设计已经成为主板产品设计的主流配置。
如图2所示，可选地，供电控制模块至少包括第一晶体管QP2和第二晶体管QP1；
第一晶体管的漏极与第二晶体管的栅极相连，第一晶体管的源极和第二晶体管的源极与地相连；第二晶体管的漏极与电源模块的第七管脚相连；第一晶体管的漏极与主控模块的AM11管脚相连。
可选地，供电控制电路还包括电压调节模块，电压条件模块包括第一电阻RP5和第二电阻RP2，电源模块的第一管脚分别与第一电阻的第一端和第二电阻的第一端相连，第一电阻的第二管脚与地相连，第二电阻的第二端与电源模块的第六管脚相连。
可选地，第一电阻的阻值为33千欧姆；第二电阻的阻值为105千欧姆。
可选地，电压调节模块按照第一公式调节电压转换控制模块输出第一电压；第一公式为第一电压＝0.6*(1+RP2/RP5)。
根据主板设计配置的内存DDR不同或其他负载电路对电压要求的不同，电压调节模块可以调节电压转换控制模块输出不同的电压，并保持稳定，增强了内存的供电控制电路通用性，电压调节模块所需元件少也便于设计者调节和维护。
可选地，电源模块UP1的第六管脚与电感LP1的第一端相连，电感的第二端与第二电阻RP2的第二端相连。
可选地，供电控制电路还包括第一电容CP5、第二电容CP6和第三电容CP7，第一电容的第一端、第二电容的第一端和第三电容的第一端分别与电感的第二端相连，第一电容的第二端、第二电容的第二端和第三电容的第二端与地相连。
可选地，电源模块的第三管脚与+5V相连。
如图2所示，可选地，电源模块为RT5753A芯片，其物理尺寸小、外围辅助电路所需元件少、输出电压可范围调节、性能稳定、货源充足满足内存的供电控制电路对各种内存负载的兼容使用，成本低、维护方便。
可选地，主控模块为南桥芯片，如图3所示。
具体地，南桥芯片为ADL_S_PCH_EXT_1P2，南桥芯片的AM11号管脚与第一晶体管栅极相连。
南桥信号控制模块发送开启或关闭信号到供电控制模块，间接控制内存的供电控制电路工作开始或结束，间接控制降低因部分电路故障损害主板的风险，也便于维护人员对内存的供电控制电路的检修。
可选地，内存模块为DDR4内存，如图4所示。
可选地，第一晶体管和第二晶体管为MOSFET管。
第一晶体管为TNM01K20F；第二晶体管为TNM01K02F。
晶体管选用SOT-23封装的TNM01K20F，TNM01K20F是金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，具有较好的开启电压和截断电压，使得供电控制模块对电压转换控制模块快速的开启和关闭，物理尺寸小缩减电路板空间需求。
具体地，本实用新型的工作原理为：
当主板接上直流电源，主板电源开关开启，系统给UP1第3引脚VIN信号提供5V输出供电,这时南桥SLP_S4_N信号(电平为3.3V)为高电平，QP2 NMOS导通，其第3引脚拉地为低电平，同时QP1第1引脚为低电平，MOS不工作，UP1 IC第7引脚EN上拉5V为高电平，UP1电源IC开启工作。
电源芯片UP1内部逻辑控制模块给Driver驱动模块提供PWM信号，Driver驱动控制内部上下两颗MOSFET做开关工作，然后由芯片第6引脚(SW信号)输出开关PHASE信号,再通过LP1电感以及输出电容的储能滤波后，最后输出2.5V电压给内存提供工作供电。
本实用新型的电路输出电压可调节，通过改变第1引脚FB(反馈)信号电路上的上下拉电阻RP2或RP5阻值调节输出电压伏值。
输出电压计算公式：VOUT＝0.6*(1+RP2/RP5)V。
本实用新型还提供一种供电终端，包括上述的内存的供电控制电路。
本实用新型实施例提供的技术方案中，内存的供电控制电路包括：主控模块、供电控制模块、电源模块和内存模块，其中：主控模块用于向供电控制模块提供控制信号；供电控制模块用于根据控制信号，确定使能信号，使能信号用于为电源模块提供使能信号；电源模块用于根据使能信号，生成内存模块的输入电压。通过本实用新型提供的内存供电控制电路，可以使用较少的元件，实现电压稳定输出；输出电压可调，通用性强，满足不同负载的电压需求；该模块物理尺寸小、电路结构简单，性能稳定、成本低、便于维护。
以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (10)
1.一种内存的供电控制电路，其特征在于：所述内存的供电控制电路包括：主控模块、供电控制模块、电源模块和内存模块，其中：
所述主控模块用于向供电控制模块提供控制信号；
所述供电控制模块用于根据所述控制信号，确定使能信号，所述使能信号用于为所述电源模块提供使能信号；
所述电源模块用于根据所述使能信号，生成所述内存模块的输入电压。
2.根据权利要求1所述的内存的供电控制电路，其特征在于，所述供电控制模块至少包括第一晶体管和第二晶体管；
所述第一晶体管的漏极与所述第二晶体管的栅极相连，所述第一晶体管的源极和所述第二晶体管的源极与地相连；所述第二晶体管的漏极与所述电源模块的第七管脚相连；所述第一晶体管的漏极与所述主控模块的AM11管脚相连。
3.根据权利要求1所述的内存的供电控制电路，其特征在于，所述供电控制电路还包括电压调节模块，所述电压调节模块包括第一电阻和第二电阻，所述电源模块的第一管脚分别与所述第一电阻的第一端和所述第二电阻的第一端相连，所述第一电阻的第二管脚与地相连，所述第二电阻的第二端与所述电源模块的第六管脚相连。
4.根据权利要求3所述的内存的供电控制电路，其特征在于，所述电源模块的第六管脚与电感的第一端相连，所述电感的第二端与所述第二电阻的第二端相连。
5.根据权利要求4所述的内存的供电控制电路，其特征在于，所述供电控制电路还包括第一电容、第二电容和第三电容，所述第一电容的第一端、所述第二电容的第一端和所述第三电容的第一端分别与所述电感的第二端相连，所述第一电容的第二端、所述第二电容的第二端和所述第三电容的第二端与地相连。
6.根据权利要求1所述的内存的供电控制电路，其特征在于，所述电源模块的第三管脚与+5V相连。
7.根据权利要求1所述的内存的供电控制电路，其特征在于，所述电源模块为RT5753A芯片。
8.根据权利要求1所述的内存的供电控制电路，其特征在于，所述主控模块为南桥芯片。
9.根据权利要求2所述的内存的供电控制电路，其特征在于，所述第一晶体管和所述第二晶体管为MOSFET管。
10.一种供电终端，其特征在于：包括如权利要求1-9任一所述的内存的供电控制电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222583183.7U CN218675972U (zh) | 2022-09-27 | 2022-09-27 | 一种内存的供电控制电路及供电终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222583183.7U CN218675972U (zh) | 2022-09-27 | 2022-09-27 | 一种内存的供电控制电路及供电终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218675972U true CN218675972U (zh) | 2023-03-21 |
Family
ID=85560516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222583183.7U Active CN218675972U (zh) | 2022-09-27 | 2022-09-27 | 一种内存的供电控制电路及供电终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218675972U (zh) |
-
2022
- 2022-09-27 CN CN202222583183.7U patent/CN218675972U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9503060B2 (en) | Gate control circuit | |
| TWI471713B (zh) | 改善響應和減少電壓降之電壓穩壓器 | |
| US9013229B2 (en) | Charge pump circuit | |
| WO2019120295A1 (en) | Power supply circuit, series power supply method and computing system thereof | |
| CN109298742B (zh) | 提供调节电压的电路及方法 | |
| US8086891B2 (en) | Power management of components having clock processing circuits | |
| JP2012070631A (ja) | 給電切替えを組み込んだスイッチング電源コントローラ | |
| TWI454876B (zh) | 用於電壓定標之設備，系統，及處理器 | |
| CN109213247A (zh) | 用以供应调节电压至目标电路的电路及方法 | |
| CN103092243A (zh) | 信号产生电路 | |
| CN111090325B (zh) | 一种基于存储系统的热备电切换系统 | |
| CN108320762B (zh) | 电荷泵驱动电路 | |
| US6300810B1 (en) | Voltage down converter with switched hysteresis | |
| TWI458244B (zh) | 軟式切換驅動電路 | |
| JP4032066B2 (ja) | 半導体集積回路 | |
| CN218675972U (zh) | 一种内存的供电控制电路及供电终端 | |
| CN103023308A (zh) | 电源供应电路及具有适应性使能电荷泵的电源供应电路 | |
| US8421525B2 (en) | Semiconductor circuit device | |
| US20090134858A1 (en) | Voltage regulating apparatus and method and voltage regulator thereof | |
| CN101847990A (zh) | 输出缓冲器电路 | |
| Park et al. | A 270-mA self-calibrating-clocked output-capacitor-free LDO with 0.15–1.15 V output range and 0.183-fs FoM | |
| US6107786A (en) | Active output power waveform transition control for a step-down voltage regulator | |
| US20120105035A1 (en) | Buck Circuit Having Fast Transient Response Mechanism and Operation of the Same | |
| JP2008072113A (ja) | 半導体集積回路 | |
| TWI469152B (zh) | 記憶體供電電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |