CN218633934U - 一种高速率的485隔离自收发电路 - Google Patents

Abstract

本实用新型公开了一种高速率的485隔离自收发电路，主要解决现有485电路成本和传输速率无法兼顾，高速率485电路成本较高的问题。该电路包括与外部单片机的通信串口连接的隔离芯片电路，与隔离芯片电路相连的自使能收发电路，与自使能收发电路相连对的485芯片电路，与485芯片电路相连的总线上下拉电路，以及与总线上下拉电路相连并接入到两路输入总线的保护电路。本实用新型使用自使能收发，相对于传统带使能脚的方案，可省掉一路使能信号的隔离，只需一收一发两路隔离，完全适配uart串口通讯。同时，电容隔离芯片加485芯片电路的方案，相对于光耦隔离的方案，通讯速率更快，本方案实测稳定速率比同成本的传统光耦隔离方案速率提升数倍。

Description

一种高速率的485隔离自收发电路

技术领域

本实用新型涉及通讯设备技术领域，具体地说，是涉及一种高速率的485隔离自收发电路。

背景技术

随着物联网发展，基于485通讯的产品数据量越来越大，速率要求越来越快。同时在某些场合，上层开发更希望把485当成单纯的uart串口来处理，故希望能无需使能控制，便实现485的双向收发。

现有市面上的485电路方案。带自收发功能的芯片只有美信一家有产品，但不带隔离且昂贵，带隔离485芯片需要使能，且价格昂贵。现有的隔离方案，如图1所示，使用光耦加使能隔离，传输速率较低，无法实现超过19200的波特率。

实用新型内容

本实用新型的目的在于提供一种高速率的485隔离自收发电路，主要解决现有485电路成本和传输速率无法兼顾，高速率485电路成本较高的问题。

为实现上述目的，本实用新型采用的技术方案如下：

一种高速率的485隔离自收发电路，包括与外部单片机的通信串口连接的隔离芯片电路，与隔离芯片电路相连的自使能收发电路，与自使能收发电路相连对的485芯片电路，与485芯片电路相连的总线上下拉电路，以及与总线上下拉电路相连并接入到两路输入总线的保护电路。

进一步地，在本实用新型中，所述隔离芯片电路包括数字隔离器芯片N1，以及一端与数字隔离器芯片N1的VDD2引脚相连且另一端接地的电容C3；其中，数字隔离器芯片N1的VDD1引脚接入3.3V供电电压，数字隔离器芯片N1的VDD2引脚接入5V供电电压，数字隔离器芯片N1的INA引脚、OUTB引脚与自使能收发电路相连。

进一步地，在本实用新型中，所述自使能收发电路包括一端与数字隔离器芯片N1的OUTB引脚相连的电阻R10，基极与电阻R10另一端相连且发射极接地的三极管Q1，连接于三极管Q1的基极与发射极之间的电阻R12，一端与三极管Q1的集电极相连且另一端接入5V供电电压的电阻R1，以及一端与数字隔离器芯片N1的INA引脚相连且另一端接入5V供电电压的电阻R2；其中，电阻R2与数字隔离器芯片N1的INA引脚相连一端及三极管Q1的集电极与485芯片电路相连。

进一步地，在本实用新型中，所述485芯片电路包括收发器芯片U1，以及一端连接于收发器芯片U1的VCC引脚的电容C1；其中，收发器芯片U1的RO引脚与电阻R2和数字隔离器芯片N1的INA引脚公共端相连，收发器芯片U1的RE引脚、DE引脚与三极管Q1的集电极相连，电容C1的另一端、收发器芯片U1的B引脚、A引脚均与总线上下拉电路相连。

进一步地，在本实用新型中，所述总线上下拉电路包括一端与电容C1的另一端相连且另一端与收发器芯片U1的B引脚相连的电阻R3，并联于电阻R3两端的电容C4，一端接5V供电电压且另一端与收发器芯片U1的A引脚相连的电阻R11，以及并联于电阻R11两端的电容C5；其中，电容C1、电阻R3的公共端接地，电容C4、电阻R3公共端连接到保护电路，电容C5、电阻R11公共端也连接到保护电路。

进一步地，在本实用新型中，所述保护电路包括一端与电容C4、电阻R3的公共端相连且另一端接地的瞬态抑制二极管SM1，一端与电容C5、电阻R11的公共端相连且另一端接地的瞬态抑制二极管SM2，一端连接于电容C4、电阻R3的公共端且另一端连接于总线B接口的电阻R6，以及一端连接于电容C5、电阻R11的公共端且另一端连接于总线A接口的电阻R6。

与现有技术相比，本实用新型具有以下有益效果：

(1)本实用新型通过在485芯片电路外围设置自使能收发电路及隔离芯片电路，使用自使能收发，相对于传统带使能脚的方案，可省掉一路使能信号的隔离，只需一收一发两路隔离，完全适配uart串口通讯。同时，电容隔离芯片加485芯片电路的方案，相对于光耦隔离的方案，通讯速率更快，本方案实测稳定速率比同成本的传统光耦隔离方案速率提升数倍。

(2)本实用新型采用传统485芯片，匹配自使能收发电路，相对于直接的自收发芯片方案更节省成本。传统485芯片国产生产商很多，购买成本1元以内；相较于只有美信独家有生产的带自动收发的485芯片，大大节省了成本。

附图说明

图1为现有技术中的采用光耦隔离的485芯片电路。

图2为本发明的电路结构示意图。

具体实施方式

下面结合附图说明和实施例电路对本实用新型作进一步说明，本实用新型的方式包括但不仅限于以下实施例。

实施例

如图2所示，本实用新型公开的一种高速率的485隔离自收发电路，包括与外部单片机的通信串口连接的隔离芯片电路，与隔离芯片电路相连的自使能收发电路，与自使能收发电路相连对的485芯片电路，与485芯片电路相连的总线上下拉电路，以及与总线上下拉电路相连并接入到两路输入总线的保护电路。在该电路中，自收发电路的原理是利用485芯片的真值表，利用发送使能发0，利用总线上下拉电阻发逻辑1。使能脚为接收使能时，AB总线控制权被释放，利用总线上下拉电路中的上下拉电阻可使总线空闲状态时为逻辑1。使能脚为发送使能时，AB总线逻辑值与发送脚相同，发送脚长为0，此时AB总线被强制输出为0。隔离电路是隔离芯片的输入输出，匹配上拉电阻，人为给定一个空闲值，使之与AB总线上的逻辑状态匹配。

具体地，在本实施例中，所述隔离芯片电路包括数字隔离器芯片N1，以及一端与数字隔离器芯片N1的VDD2引脚相连且另一端接地的电容C3；其中，数字隔离器芯片N1的VDD1引脚接入3.3V供电电压，数字隔离器芯片N1的VDD2引脚接入5V供电电压，数字隔离器芯片N1的INA引脚、OUTB引脚与自使能收发电路相连。在与单片机连接时，数字隔离器芯片N1的INB引脚经电阻R9连接到单片机的TX引脚，数字隔离器芯片N1的OUTA引脚经电阻R7连接到单片机的RX引脚，数字隔离器芯片N1的OUTA引脚和VDD1引脚之间连接有电阻R5，数字隔离器芯片N1的INB引脚和VDD1引脚之间连接有电阻R4，数字隔离器芯片N1的VDD1引脚上还连接有接地的电容C2。电容C2和电阻R5、R4用作输入、输出的滤波。对于该隔离芯片电路，单片机侧发送均有上拉电阻，用于给定一个空闲值，其阻值范围为3.3k～10k，典型值为10k。

在另一种实施方式中，所述自使能收发电路包括一端与数字隔离器芯片N1的OUTB引脚相连的电阻R10，基极与电阻R10另一端相连且发射极接地的三极管Q1，连接于三极管Q1的基极与发射极之间的电阻R12，一端与三极管Q1的集电极相连且另一端接入5V供电电压的电阻R1，以及一端与数字隔离器芯片N1的INA引脚相连且另一端接入5V供电电压的电阻R2；其中，电阻R2与数字隔离器芯片N1的INA引脚相连一端及三极管Q1的集电极与485芯片电路相连。

在另一种实施方式中，所述485芯片电路包括收发器芯片U1，以及一端连接于收发器芯片U1的VCC引脚的电容C1；其中，收发器芯片U1的RO引脚与电阻R2和数字隔离器芯片N1的INA引脚公共端相连，收发器芯片U1的RE引脚、DE引脚与三极管Q1的集电极相连，电容C1的另一端、收发器芯片U1的B引脚、A引脚均与总线上下拉电路相连。收发器芯片U1的使能端被三级管控制，空闲状态时默认拉低。

在另一种实施方式中，所述总线上下拉电路包括一端与电容C1的另一端相连且另一端与收发器芯片U1的B引脚相连的电阻R3，并联于电阻R3两端的电容C4，一端接5V供电电压且另一端与收发器芯片U1的A引脚相连的电阻R11，以及并联于电阻R11两端的电容C5；其中，电容C1、电阻R3的公共端接地，电容C4、电阻R3公共端连接到保护电路，电容C5、电阻R11公共端也连接到保护电路。其中，电阻R3、R11作为AB总线上下拉电阻，其阻值为1K～3.3K之间，典型值为2.2K，这里阻值为节点间的等效阻值，包括做并联、串联等简单规避手段后的等效阻值。

在另一种实施方式中，所述保护电路包括一端与电容C4、电阻R3的公共端相连且另一端接地的瞬态抑制二极管SM1，一端与电容C5、电阻R11的公共端相连且另一端接地的瞬态抑制二极管SM2，一端连接于电容C4、电阻R3的公共端且另一端连接于总线B接口的电阻R6，以及一端连接于电容C5、电阻R11的公共端且另一端连接于总线A接口的电阻R6。

通过上述设计，本实用新型的自收发电路，省掉了一路光耦隔离，替换成电容隔离，利用自使能收发电路，可以用传统光耦隔离的成本，做到更高的通讯速率。因此，适宜推广应用。

上述实施例仅为本实用新型的优选实施方式之一，不应当用于限制本实用新型的保护范围，但凡在本实用新型的主体设计思想和精神上作出的毫无实质意义的改动或润色，其所解决的技术问题仍然与本实用新型一致的，均应当包含在本实用新型的保护范围之内。

Claims (6)

1.一种高速率的485隔离自收发电路，其特征在于，包括与外部单片机的通信串口连接的隔离芯片电路，与隔离芯片电路相连的自使能收发电路，与自使能收发电路相连对的485芯片电路，与485芯片电路相连的总线上下拉电路，以及与总线上下拉电路相连并接入到两路输入总线的保护电路。

2.根据权利要求1所述的一种高速率的485隔离自收发电路，其特征在于，所述隔离芯片电路包括数字隔离器芯片N1，以及一端与数字隔离器芯片N1的VDD2引脚相连且另一端接地的电容C3；其中，数字隔离器芯片N1的VDD1引脚接入3.3V供电电压，数字隔离器芯片N1的VDD2引脚接入5V供电电压，数字隔离器芯片N1的INA引脚、OUTB引脚与自使能收发电路相连。

3.根据权利要求2所述的一种高速率的485隔离自收发电路，其特征在于，所述自使能收发电路包括一端与数字隔离器芯片N1的OUTB引脚相连的电阻R10，基极与电阻R10另一端相连且发射极接地的三极管Q1，连接于三极管Q1的基极与发射极之间的电阻R12，一端与三极管Q1的集电极相连且另一端接入5V供电电压的电阻R1，以及一端与数字隔离器芯片N1的INA引脚相连且另一端接入5V供电电压的电阻R2；其中，电阻R2与数字隔离器芯片N1的INA引脚相连一端及三极管Q1的集电极与485芯片电路相连。

4.根据权利要求3所述的一种高速率的485隔离自收发电路，其特征在于，所述485芯片电路包括收发器芯片U1，以及一端连接于收发器芯片U1的VCC引脚的电容C1；其中，收发器芯片U1的RO引脚与电阻R2和数字隔离器芯片N1的INA引脚公共端相连，收发器芯片U1的RE引脚、DE引脚与三极管Q1的集电极相连，电容C1的另一端、收发器芯片U1的B引脚、A引脚均与总线上下拉电路相连。

5.根据权利要求4所述的一种高速率的485隔离自收发电路，其特征在于，所述总线上下拉电路包括一端与电容C1的另一端相连且另一端与收发器芯片U1的B引脚相连的电阻R3，并联于电阻R3两端的电容C4，一端接5V供电电压且另一端与收发器芯片U1的A引脚相连的电阻R11，以及并联于电阻R11两端的电容C5；其中，电容C1、电阻R3的公共端接地，电容C4、电阻R3公共端连接到保护电路，电容C5、电阻R11公共端也连接到保护电路。

6.根据权利要求5所述的一种高速率的485隔离自收发电路，其特征在于，所述保护电路包括一端与电容C4、电阻R3的公共端相连且另一端接地的瞬态抑制二极管SM1，一端与电容C5、电阻R11的公共端相连且另一端接地的瞬态抑制二极管SM2，一端连接于电容C4、电阻R3的公共端且另一端连接于总线B接口的电阻R6，以及一端连接于电容C5、电阻R11的公共端且另一端连接于总线A接口的电阻R6。

Images