CN218243502U - 时钟电路和电子设备 - Google Patents
时钟电路和电子设备 Download PDFInfo
- Publication number
- CN218243502U CN218243502U CN202222625952.5U CN202222625952U CN218243502U CN 218243502 U CN218243502 U CN 218243502U CN 202222625952 U CN202222625952 U CN 202222625952U CN 218243502 U CN218243502 U CN 218243502U
- Authority
- CN
- China
- Prior art keywords
- module
- oscillation
- feedback
- transistor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本申请提供时钟电路和电子设备,所述时钟电路包括振荡频率控制模块、振荡模块和反馈模块,其中:所述振荡频率控制模块的控制端与所述振荡模块的一端连接,所述振荡模块的另一端与所述反馈模块的一端连接,所述反馈模块的另一端与所述振荡频率控制模块的反馈端连接;所述反馈模块用于向所述振荡频率控制模块输出与所述振荡模块的振荡频率对应的反馈信号,所述振荡频率控制模块用于根据所述反馈信号控制所述振荡模块的振荡频率,以产生时钟信号。该技术方案能够减小时钟的抖动,提高时钟电路的准确度。
Description
技术领域
本申请涉及电路领域,尤其涉及时钟电路和电子设备。
背景技术
时钟电路,是电子设备中必不可少的电路,由于电子设备中的各种工作、任务调度均是按时间顺序进行,需要一个准确的时间,时钟电路即为电子设备中产生时间的电路。
在时钟电路设计中,抖动是十分关键的因素。抖动是指信号的定时时间与其理想位置之间的偏差,抖动会对时钟的精确度造成影响,抖动越大,时钟电路的准确度越低。因此,如何降低时钟电路的抖动,成为了一个亟需解决的问题。
实用新型内容
本申请提供时钟电路和电子设备,以解决时钟电路的抖动问题。
第一方面,本申请提供一种时钟电路,所述时钟电路包括振荡频率控制模块、振荡模块和反馈模块,其中:
所述振荡频率控制模块的控制端与所述振荡模块的一端连接,所述振荡模块的另一端与所述反馈模块的一端连接,所述反馈模块的另一端与所述振荡频率控制模块的反馈端连接;
所述反馈模块用于向所述振荡频率控制模块输出与所述振荡模块的振荡频率对应的反馈信号,所述振荡频率控制模块用于根据所述反馈信号控制所述振荡模块的振荡频率,以产生时钟信号。
在一种可能的设计中,所述振荡频率控制模块包括参考单元、反馈响应单元和频率调控单元,其中:所述参考单元与所述频率调控单元的第一输入端连接,所述参考单元用于向所述频率调控单元的第一输入端输入第一电压;所述反馈响应单元的一端与所述反馈模块的另一端连接,所述反馈响应单元的另一端与所述频率调控单元的第二输入端连接,所述反馈响应单元用于向所述频率调控单元的第二输入端输入所述反馈信号对应的第二电压;所述频率调控单元的输出端与所述振荡模块的一端连接,所述频率调控单元用于根据所述第一电压和所述第二电压控制所述振荡模块的振荡频率。
在一种可能的设计中,所述频率调控单元包括比较器和第一晶体管;所述比较器的第一输入端与所述参考单元连接,所述比较器的第二输入端与所述反馈响应单元的另一端连接,所述比较器的输出端与所述第一晶体管的受控端连接,所述第一晶体管的电源连接端与电源连接,所述第一晶体管的受控响应端与所述振荡模块的一端连接。
在一种可能的设计中,所述比较器的第一输入端为同相输入端,所述比较器的第二输入端为反相输入端,所述第一晶体管为P型晶体管。
在一种可能的设计中,所述比较器的第一输入端为反相输入端,所述比较器的第二输入端为同相输入端,所述第一晶体管为N型晶体管。
在一种可能的设计中,所述频率调控单元包括积分器和第二晶体管,其中:所述积分器的第一输入端与所述参考单元连接,所述积分器的第二输入端与所述反馈响应单元的另一端连接,所述积分器的输出端与所述第二晶体管的受控端连接,所述第二晶体管的电源连接端与电源连接,所述第二晶体管的受控响应端与所述振荡模块的一端连接。
在一种可能的设计中,所述积分器为反相积分器,所述第二晶体管为P型晶体管。
在一种可能的设计中,所述参考单元包括第一电阻和第二电阻,其中:所述第一电阻的一端与电源连接,所述第一电阻的另一端与所述频率调控单元的第一输入端、所述第二电阻的一端连接,所述第二电阻的另一端接地。
在一种可能的设计中,所述反馈响应单元包括第三电阻和开关电容,其中:所述第三电阻的一端与电源连接,所述第三电阻的另一端与所述频率调控单元的第二输入端和所述开关电容的电容器连接,所述开关电容的开关与所述反馈模块的另一端连接。
第二方面,提供一种电子设备,包括控制系统和第一方面所述的时钟电路;其中:所述时钟电路用于为所述控制系统产生时钟信号。
本申请可以实现如下技术效果:本申请中的时钟电路,包括振荡频率控制模块、振荡模块和反馈模块,所述振荡频率控制模块的控制端与所述振荡模块的一端连接,所述振荡模块的另一端与所述反馈模块的一端连接,所述反馈模块的另一端与所述振荡频率控制模块的反馈端连接;所述反馈模块用于向所述振荡频率控制模块输出与所述振荡模块的振荡频率对应的反馈信号,所述振荡频率控制模块用于根据所述反馈信号控制所述振荡模块的振荡频率,以产生时钟信号。通过设置振荡频率控制模块和反馈模块,振荡频率控制模块能够根据反馈模块产生的与振荡模块的振荡频率对应的反馈信号,对振荡频率进行调整,最终使得振荡器的振荡频率能够稳定在期望的振荡频率上,从而可以减小时钟的抖动,提高时钟电路的准确度。
附图说明
图1为本申请实施例提供的一种电子设备的结构框图;
图2为本申请实施例提供的一种时钟电路的结构框图;
图3为本申请实施例提供的一种振荡频率控制模块的结构框图;
图4为本申请实施例提供的时钟电路的一种电路原理图;
图5为本申请实施例提供的时钟电路的另一种电路原理图;
图6为本申请实施例提供的时钟电路的又一种电路原理图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
本申请的时钟电路可适用于基于时钟电路产生时钟以进行工作的电子设备,电子设备包括但不限于为电子播放器、电子表、蓝耳耳机等等。
首先参见图1,图1为本申请实施例提供的一种电子设备的结构框图。如图1所示,电子设备1可包括控制系统10和时钟电路20,其中,时钟电路20与控制系统10连接,用于为控制系统产生时钟信号。具体地,控制系统10为电子设备中用于实现各种控制的电路系统,控制系统10具体可以包括中央处理单元(central processing unit,CPU)或微处理单元(microcontroller unit,MCU)等。不同的电子设备,控制系统实现的控制不同。例如,在电子播放器中,控制系统可以实现音频播放相关的各种控制;在蓝牙耳机中,控制系统可以实现蓝牙控制以及音频播放相关的各种控制;在键盘中,控制系统可以实现各种按键控制;不限于这里举例。可选地,电子设备还可以包括电源系统、负载等电路模块,本申请不做限制。
接下来参见图2,图2为本申请实施例提供的一种时钟电路的结构框图。如图2所示,时钟电路20包括振荡频率控制模块201、振荡模块202和反馈模块203,其中:
所述振荡频率控制模块201的控制端与所述振荡模块202的一端连接,所述振荡模块202的另一端与所述反馈模块的一端连接,所述反馈模块203的另一端与所述振荡频率控制模块201的反馈端连接;
所述反馈模块203用于向所述振荡频率控制模块201输出与所述振荡模块202的振荡频率对应的反馈信号,所述振荡频率控制模块201用于根据所述反馈信号控制所述振荡模块202的振荡频率,以产生时钟信号。
其中,振荡频率控制模块201可以为任意一种能够基于反馈信号进行频率控制的电路模块。振荡模块202可以为任意一种能够产生时钟信号的振荡电路;具体地,振荡模块202可以为压控振荡器。反馈模块203可以为任意一种产生与振荡频率对应的反馈信号的电路模块,与振荡频率对应的反馈信号是指反馈信号随振荡频率的变化而发生变化,反馈信号的变化可以反映振荡频率的变化。具体地,反馈模块203可以为分频器。
本申请的总体技术原理如下:振荡模块202按目标频率进行振荡,产生振荡频率为目标频率的时钟信号,反馈模块203向振荡频率控制模块201输出与目标频率对应的反馈信号,振荡频率控制模块201根据反馈信号确定目标频率是否为期望频率,如果目标频率不为期望频率,振荡控制模块201控制向振荡模块202输出的信号,使得振荡模块202的振荡频率发生变化并按变化后的目标频率进行振荡,不断循环调整,直至目标频率为期望频率;如此,便可使时钟电路工作在期望频率上,得到期望的时钟信号。
上述图2所示的时钟电路,包括振荡频率控制模块、振荡模块和反馈模块,所述振荡频率控制模块的控制端与所述振荡模块的一端连接,所述振荡模块的另一端与所述反馈模块的一端连接,所述反馈模块的另一端与所述振荡频率控制模块的反馈端连接;所述反馈模块用于向所述振荡频率控制模块输出与所述振荡模块的振荡频率对应的反馈信号,所述振荡频率控制模块用于根据所述反馈信号控制所述振荡模块的振荡频率,以产生时钟信号。通过设置振荡频率控制模块和反馈模块,振荡频率控制模块能够根据反馈模块产生的与振荡模块的振荡频率对应的反馈信号,对振荡频率进行调整,最终使得振荡器的振荡频率能够稳定在期望的振荡频率上,从而可以减小时钟的抖动,提高时钟电路的准确度。
以下介绍实现上述时钟电路的一些具体电路设计。参见图3-图6。
在一些可能的设计中,可以通过比较电压的方式来实现对反馈信号的判断。具体地,如图3所示,所述振荡频率控制模块201可以包括参考单元2011、反馈响应单元2012、频率调控单元2013,其中:所述参考单元2011与所述频率调控单元2013的第一输入端连接,所述参考单元2011用于向所述频率调控单元2013的第一输入端输入第一电压;所述反馈响应单元2012的一端与所述反馈模块203的另一端连接,所述反馈响应单元2012的另一端与所述频率调控单元2013的第二输入端连接,所述反馈响应单元2012用于向所述频率调控单元2013的第二输入端输入所述反馈信号对应的第二电压;所述频率调控单元2013的输出端与所述振荡模块202的一端连接,所述频率调控单元2013用于根据所述第一电压和所述第二电压控制所述振荡模块的振荡频率。通过电压比较的方式来实现对振荡模块的振荡频率的调整控制以得到期望的时钟信号,方式简单,易于实现。
在一些具体的设计中,参考单元可以包括第一电阻和第二电阻,其中:其中:所述第一电阻的一端与电源连接,所述第一电阻的另一端与所述频率调控单元的第一输入端、所述第二电阻的一端连接,所述第二电阻的另一端接地。其中,第一电阻与第二电阻形成分压电路,参考单元向频率调控单元的第一输入端输入的第一电压等于第二电阻分压得到的电压。
示例性地,第一电阻可以为图4-图6中的电阻R1,第二电阻可以为图4-图5中的电阻R2。
在一些具体设计中,反馈响应单元可以包括第三电阻和开关电容,其中:所述第三电阻的一端与电源连接,所述第三电阻的另一端与所述频率调控单元的第二输入端和所述开关电容的电容器连接,所述开关电容的开关与所述反馈模块的另一端连接。其中,开关电容在反馈响应单元中等效为电阻,与第三电阻形成分压电路,反馈响应单元向频率调控单元的第二输入端输入的第二电压等于开关电容分压得到的电压,由于开关电容的阻抗与反馈模块输入的反馈信号相关,因此,反馈响应单元向频率调控单元的第二输入端输入的第二电压与反馈信号相关。
示例性地,第三电阻可以为图4-图6中的电阻R3,开关电容可以为图4-图6中的电容cf。
在一些可能的设计中,可以通过通断控制来调整控制振荡模块的振荡频率。具体地,所述频率调控单元可以包括比较器和第一晶体管;所述比较器的第一输入端与所述参考单元连接,所述比较器的第二输入端与所述反馈响应单元连接,所述比较器的输出端与所述第一晶体管的受控端连接,所述第一晶体管的电源连接端与电源连接,所述第一晶体管的受控响应端与所述振荡模块的一端连接。
其中,第一晶体管可以为三极管,也可以为MOS管。
在一种具体设计中,所述比较器的第一输入端为同相输入端,所述比较器的第二输入端为反相输入端,所述第一晶体管为P型晶体管。示例性地,比较器可以为图4中的比较器AMP1,P型晶体管可以为图4中的PMOS管P1,其中,比较器AMP1的同相输入端与第二电阻R2的一端连接,比较器AMP1的反相输入端与第三电阻R3的另一端连接,比较器AMP1的输出端与PMOS管P1的栅极连接,PMOS管P1的源极与电源连接,PMOS管P1的漏极与振荡模块连接。
图4的具体工作原理如下:
当开关电容Cf的阻抗较大时,开关电容Cf分压得到的第二电压较大,比较器AMP1的同相输入端的电压(即第二电阻R2分压得到的电压)小于比较器AMP1的反相输入端的电压,比较器AMP1的输出端输出低电平,PMOS管P1导通,将振荡模块的输入电压拉高,振荡模块的振荡频率增大,开关电容的阻抗减小,使得开关电容Cf分压得到的电压减小;当开关电容Cf的阻抗减小至使得开关电容Cf分压得到的第二电压小于电阻R2分压得到的第一电压时,比较器AMP1的同相输入端的电压大于比较器AMP1的反相输入端的电压,比较器AMP1的输出端输出高电平,PMOS管P1截止,从而可以将振荡模块的振荡频率稳定在一个固定频率上。
在另一种具体设计中,所述比较器的第一输入端为反相输入端,所述比较器的第二输入端为同相输入端,所述第一晶体管为N型晶体管。示例性,比较器可以为图5中的比较器AMP2,N型晶体管可以为图5中的NMOS管N1,其中,比较器AMP2的反相输入端与第二电阻R2的一端连接,比较器AMP2的同相输入端与第三电阻R3的另一端连接,比较器AMP2的输出端与NMOS管N1的栅极连接,NMOS管N2的漏极与电源连接,NMOS管N1的源极与振荡模块连接。
图5的具体工作原理如下:
当开关电容Cf的阻抗较大时,开关电容Cf分压得到的电压较大,比较器AMP2的同相输入端的电压大于比较器AMP2的反相输入端的电压(即第二电阻R2分压得到的电压),比较器AMP2的输出端输出高电平,NMOS管N1导通,将振荡模块的输入电压拉高,振荡模块的振荡频率增大,开关电容Cf的阻抗减小,使得开关电容Cf分压得到的电压减小;当开关电容Cf的阻抗减小至使得开关电容Cf分压得到的第二电压小于第二电阻R2分压得到的第一电压时,比较器AMP2同相输入端的电压小于比较器AMP2的反相输入端的电压,比较器AMP2的输出端输出低电平,NMOS管N1截止,从而可以将振荡模块的振荡频率稳定在一个固定频率上。
可选地,所述频率调控单元也可以包括积分器和第二晶体管,其中:所述积分器的第一输入端与所述参考单元连接,所述积分器的第二输入端与所述反馈响应单元的另一端连接,所述积分器的输出端与所述第二晶体管的受控端连接,所述第二晶体管的电源连接端与电源连接,所述第二晶体管的受控响应端与所述振荡模块的一端连接。
其中,积分器包括可以包括运算放大器、第四电阻和第一电容,其中:所述运算放大器的第一输入端与所述参考单元连接,所述运算放大器的第二输入端与所述第四电阻的一端、所述第一电容的一端连接,所述第四电阻的另一端与所述反馈响应单元连接,所述第一电容的另一端与所述运算放大器的输出端和所述第二晶体管的受控端连接。
在一种具体设计中,所述积分器为反相积分器,所述第二晶体管为P型晶体管。示例性地,运算放大器可以为图6中的运算放大器AMP3,第四电阻可以为图6中的电阻R4,第一电容可以为图6中的电容C1,第二晶体管可以为图6中的PMOS管P2,其中,运算放大器AMP3的同相输入端与第二电阻R2的一端连接,运算放大器AMP3的反相输入端与第四电阻R4的一端、第一电容C1的一端连接,第四电阻R4的另一端与第三电阻R3的另一端连接,比较器AMP1的输出端与第一电容C1的另一端、PMOS管P2的栅极连接,PMOS管P2的源极与电源连接,PMOS管P2的漏极与振荡模块连接。
图6的具体工作原理如下:
运算放大器AMP3、第四电阻R4以及第一电容C1组成反相积分器,反相积分器的输出端的电压与开关电容Cf分得的电压呈反相积分关系;当开关电容Cf的阻抗较大时,开关电容Cf分得的电压较大,反相积分器输出低电平,PMOS管P2导通,将振荡模块的输入电压拉高,振荡模块的振荡频率增大,开关电容的阻抗减小,使得开关电容Cf分压得到的电压减小;当开关电容Cf分压得到的电压减小至使得反相积分器输出的电压为高电平时,PMOS管P2截止,从而可以将振荡模块的振荡频率稳定在一个固定频率上。
结合上述图4-图6的电路可知,上述电路,利用开关电容等效成电阻,并与普通电阻进行钳位绑定,从而使时钟电路工作在期望的频率上,进而得到预期的时钟信号,能够减小时钟抖动,提高时钟电路的准确度。
以上所揭露的仅为本实用新型较佳实施例而已,当然不能以此来限定本实用新型之权利范围,因此依本实用新型权利要求所作的等同变化,仍属本实用新型所涵盖的范围。
Claims (10)
1.一种时钟电路,其特征在于,所述时钟电路包括振荡频率控制模块、振荡模块和反馈模块,其中:
所述振荡频率控制模块的控制端与所述振荡模块的一端连接,所述振荡模块的另一端与所述反馈模块的一端连接,所述反馈模块的另一端与所述振荡频率控制模块的反馈端连接;
所述反馈模块用于向所述振荡频率控制模块输出与所述振荡模块的振荡频率对应的反馈信号,所述振荡频率控制模块用于根据所述反馈信号控制所述振荡模块的振荡频率,以产生时钟信号。
2.根据权利要求1所述的时钟电路,其特征在于,所述振荡频率控制模块包括参考单元、反馈响应单元和频率调控单元,其中:
所述参考单元与所述频率调控单元的第一输入端连接,所述参考单元用于向所述频率调控单元的第一输入端输入第一电压;
所述反馈响应单元的一端与所述反馈模块的另一端连接,所述反馈响应单元的另一端与所述频率调控单元的第二输入端连接,所述反馈响应单元用于向所述频率调控单元的第二输入端输入所述反馈信号对应的第二电压;
所述频率调控单元的输出端与所述振荡模块的一端连接,所述频率调控单元用于根据所述第一电压和所述第二电压控制所述振荡模块的振荡频率。
3.根据权利要求2所述的时钟电路,其特征在于,所述频率调控单元包括比较器和第一晶体管;
所述比较器的第一输入端与所述参考单元连接,所述比较器的第二输入端与所述反馈响应单元的另一端连接,所述比较器的输出端与所述第一晶体管的受控端连接,所述第一晶体管的电源连接端与电源连接,所述第一晶体管的受控响应端与所述振荡模块的一端连接。
4.根据权利要求3所述的时钟电路,其特征在于,所述比较器的第一输入端为同相输入端,所述比较器的第二输入端为反相输入端,所述第一晶体管为P型晶体管。
5.根据权利要求3所述的时钟电路,其特征在于,所述比较器的第一输入端为反相输入端,所述比较器的第二输入端为同相输入端,所述第一晶体管为N型晶体管。
6.根据权利要求2所述的时钟电路,其特征在于,所述频率调控单元包括积分器和第二晶体管,其中:
所述积分器的第一输入端与所述参考单元连接,所述积分器的第二输入端与所述反馈响应单元的另一端连接,所述积分器的输出端与所述第二晶体管的受控端连接,所述第二晶体管的电源连接端与电源连接,所述第二晶体管的受控响应端与所述振荡模块的一端连接。
7.根据权利要求6所述的时钟电路,其特征在于,所述积分器为反相积分器,所述第二晶体管为P型晶体管。
8.根据权利要求2-7任一项所述的时钟电路,其特征在于,所述参考单元包括第一电阻和第二电阻,其中:
所述第一电阻的一端与电源连接,所述第一电阻的另一端与所述频率调控单元的第一输入端、所述第二电阻的一端连接,所述第二电阻的另一端接地。
9.根据权利要求2-7任一项所述的时钟电路,其特征在于,所述反馈响应单元包括第三电阻和开关电容,其中:
所述第三电阻的一端与电源连接,所述第三电阻的另一端与所述频率调控单元的第二输入端和所述开关电容的电容器连接,所述开关电容的开关与所述反馈模块的另一端连接。
10.一种电子设备,其特征在于,包括控制系统和如权利要求1-9任一项所述的时钟电路,所述时钟电路用于为所述控制系统产生时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222625952.5U CN218243502U (zh) | 2022-09-30 | 2022-09-30 | 时钟电路和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222625952.5U CN218243502U (zh) | 2022-09-30 | 2022-09-30 | 时钟电路和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218243502U true CN218243502U (zh) | 2023-01-06 |
Family
ID=84667622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222625952.5U Active CN218243502U (zh) | 2022-09-30 | 2022-09-30 | 时钟电路和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218243502U (zh) |
-
2022
- 2022-09-30 CN CN202222625952.5U patent/CN218243502U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459952B2 (en) | Clock signal generating device, generating method, and signal processing device | |
US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
US20090085545A1 (en) | Voltage regulator | |
KR20070066955A (ko) | 전원 회로 | |
CN114200994B (zh) | 一种低压差线性稳压器和激光测距电路 | |
CN108108153A (zh) | 随机数发生器和用可调整的亚稳定电压生成随机数的方法 | |
US7286023B2 (en) | Crystal oscillation circuit with frequency regulation | |
CN106100633B (zh) | 一种晶体振荡器驱动电路 | |
KR100753666B1 (ko) | 초저전력 rc 발진기 | |
CN218243502U (zh) | 时钟电路和电子设备 | |
US6720836B2 (en) | CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations | |
KR100400317B1 (ko) | 클럭 동기 장치의 지연 회로 | |
JPH0621732A (ja) | 演算増幅器 | |
JPH0917180A (ja) | 半導体素子の基板電圧調整装置 | |
KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
US11025234B1 (en) | Process and temperature compensated ring oscillator | |
KR101268314B1 (ko) | 반도체 파형 발생기 | |
CN109525223B (zh) | 一种获取晶体振荡器工作电流的系统、方法、芯片 | |
JP2009111722A (ja) | 発振制御装置及び発振器 | |
CN215956360U (zh) | 一种晶体振荡电路、集成电路以及电子设备 | |
CN110601658A (zh) | 低电压vco的控制电压范围的自动补偿 | |
KR20150080102A (ko) | 반도체 장치 | |
KR20030092585A (ko) | 저전압 고속용 셀프-오실레이터 | |
KR100277183B1 (ko) | 반도체 메모리 소자의 내부전압 발생회로 | |
KR20170101437A (ko) | Ldo 타입의 전압 레귤레이터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |