CN218213779U - 一种用于led芯片的光罩组 - Google Patents
一种用于led芯片的光罩组 Download PDFInfo
- Publication number
- CN218213779U CN218213779U CN202222211737.0U CN202222211737U CN218213779U CN 218213779 U CN218213779 U CN 218213779U CN 202222211737 U CN202222211737 U CN 202222211737U CN 218213779 U CN218213779 U CN 218213779U
- Authority
- CN
- China
- Prior art keywords
- graph
- pattern
- measurement
- stacked
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本实用新型公开了一种用于LED芯片的光罩组,包括多个光罩本体;每一所述光罩本体上设置有位置相同的量测图形区域;所述量测图形区域设置有量测图形;多个所述光罩本体上的量测图形区域重叠时,每一所述光罩本体上的所述量测图形互不重叠,利用这些光罩能将需要量测的图形转移到LED芯片上,不同的量测图形存在一定间距,避免其他线条干扰,且基于量测图形区域通过光刻能够选择性地不镀一些无关线宽量测的、会导致对比度降低的膜层,以此避免了由于图形堆叠或膜层多对比度差而导致的线宽量测值误差大或无数据的情况,从而便于后续AOI机台对LED芯片进行准确的线宽量测。
Description
技术领域
本实用新型涉及半导体电子技术领域,尤其涉及一种用于LED芯片的光罩组。
背景技术
芯片的最小特征尺寸(即最小线宽)的大小关乎芯片的性能,对于最小特征尺寸的大小的数值衡量。传统的芯片制造业下几乎都是采用人工依赖显微镜进行线宽量测,存在极大的误差及不确定性,以此使技术人员对于SPC(Statistical Process Control,统计过程控制)监控便存在失准情况,产品质量无法得到保证;而现有的采用的方法为使用AOI(AUTOMATIC OPTIC INSPECTION,自动光学检测仪)机台通过计算灰阶值(即0,255)抓取对比度分明的图形边界,以提供芯片的特征尺寸值,但仍然存在以下难点:
1、LED(light-emitting diode,发光二极管)芯片在多膜层覆盖堆叠后,膜层边界复杂,且各个膜层边界预留空间过小,如图1和图2所示,因此AOI机台自动量测抓取线宽时会存在误抓情况,最终得到的特征尺寸不准确;
2、LED芯片在多膜层覆盖堆叠后,膜层边界轮廓灰阶值差异不明显,如图3所示,AOI机台无法准确获取对比度低的膜层边界,无法提供线宽值。
实用新型内容
本实用新型所要解决的技术问题是:提供一种用于LED芯片的光罩组,能够便于对LED芯片进行准确的线宽量测。
为了解决上述技术问题,本实用新型采用的技术方案为:
一种用于LED芯片的光罩组,包括多个光罩本体;
每一所述光罩本体上设置有位置相同的量测图形区域;
所述量测图形区域设置有量测图形;
多个所述光罩本体上的量测图形区域重叠时,每一所述光罩本体上的所述量测图形互不重叠。
进一步地,部分所述光罩本体上的所述量测图形区域设置有需堆叠图形;
多个所述光罩本体上的量测图形区域重叠时,部分所述光罩本体上的所述需堆叠图形重叠。
进一步地,所述多个光罩本体包括第一光罩本体;
所述量测图形包括ISO图形;
所述ISO图形设于所述第一光罩本体上,且所述量测图形区域重叠时,所述ISO图形位于所述量测图形区域的中间位置。
进一步地,
所述多个光罩本体还包括第二光罩本体;
所述量测图形还包括Mesa图形,所述需堆叠图形包括第一需堆叠图形;
所述Mesa图形和所述第一需堆叠图形设于所述第二光罩本体上,且所述量测图形区域重叠时,所述Mesa图形与所述第一需堆叠图形位于所述ISO图形的两侧,所述Mesa图形与所述ISO图形存在第一预设间隔。
进一步地,所述多个光罩本体还包括第三光罩本体和第四光罩本体;
所述量测图形还包括Finger图形和DBR图形;
所述Finger图形设于所述第三光罩本体上,所述DBR图形设于所述第四光罩本体上;
所述量测图形区域重叠时,所述Finger图形和DBR图形均位于所述ISO图形的另一侧,且所述Finger图形位于所述DBR图形的一侧。
进一步地,
所述多个光罩本体还包括第五光罩本体;
所述量测图形还包括ITO图形,所述需堆叠图形包括第二需堆叠图形;
所述ITO图形和所述第二需堆叠图形设于所述第五光罩本体上;
所述量测图形区域重叠时,所述ITO图形位于所述Finger图形远离所述DBR图形的一侧,所述第二需堆叠图形位于所述ITO图形靠近所述Finger图形的一侧。
进一步地,
所述多个光罩本体还包括第六光罩本体;
所述量测图形还包括CBL图形,所述需堆叠图形包括第三需堆叠图形;
所述CBL图形和所述第三需堆叠图形设于所述第六光罩本体上,且所述ITO图形呈“口”字形;
所述量测图形区域重叠时,所述CBL图形位于所述ITO图形的中间位置,所述第三需堆叠图形位于所述CBL图形的一侧。
本实用新型的有益效果在于:每一光罩本体上设置有位置相同的量测图形区域;量测图形区域设置有量测图形;多个光罩本体上的量测图形区域重叠时,每一光罩本体上的量测图形互不重叠,利用这些光罩能将需要量测的图形转移到LED芯片上,不同的量测图形互不重叠存在一定间距,避免其他线条干扰,且基于量测图形区域通过光刻能够选择性地不镀一些无关线宽量测的、会导致对比度降低的膜层,以此避免了由于图形堆叠或膜层多对比度差而导致的线宽量测值误差大或无数据的情况,从而便于后续AOI机台对LED芯片进行准确的线宽量测。
附图说明
图1为现有技术中LED芯片的复杂的膜层边界示意图;
图2为现有技术中LED芯片的预留空间过小的膜层边界示意图;
图3为现有技术中LED芯片的对比度低的膜层边界示意图;
图4为现有技术中光罩结构示意图;
图5为本实用新型实施例的一种用于LED芯片的光罩组中光罩本体结构示意图;
图6为本实用新型实施例的一种用于LED芯片的光罩组中多个光罩本体重叠后的量测图形区域示意图;
图7为本实用新型实施例的一种用于LED芯片的光罩组中第一光罩本体的ISO图形示意图;
图8为本实用新型实施例的一种用于LED芯片的光罩组中第二光罩本体的Mesa图形和第一需堆叠图形示意图;
图9为本实用新型实施例的一种用于LED芯片的光罩组中第三光罩本体的Finger图形示意图;
图10为本实用新型实施例的一种用于LED芯片的光罩组中第四光罩本体的DBR图形示意图;
图11为本实用新型实施例的一种用于LED芯片的光罩组中第五光罩本体的ITO图形和第二需堆叠图形示意图;
图12为本实用新型实施例的一种用于LED芯片的光罩组中第六光罩本体的CBL图形和第三需堆叠图形示意图;
标号说明:
1、多个光罩本体;2、量测图形区域;21、ISO图形;22、Mesa图形;23、Finger图形;24、DBR图形;25、ITO图形;26、CBL图形;27、第一需堆叠图形;28、第二需堆叠图形;29、第三需堆叠图形;3、定位区域。
具体实施方式
为详细说明本实用新型的技术内容、所实现目的及效果,以下结合实施方式并配合附图予以说明。
请参照图5,一种用于LED芯片的光罩组,包括多个光罩本体;
每一所述光罩本体上设置有位置相同的量测图形区域;
所述量测图形区域设置有量测图形;
多个所述光罩本体上的量测图形区域重叠时,每一所述光罩本体上的所述量测图形互不重叠。
从上述描述可知,本实用新型的有益效果在于:每一光罩本体上设置有位置相同的量测图形区域;量测图形区域设置有量测图形;多个光罩本体上的量测图形区域重叠时,每一光罩本体上的量测图形互不重叠,利用这些光罩能将需要量测的图形转移到LED芯片上,不同的量测图形互不重叠存在一定间距,避免其他线条干扰,且基于量测图形区域通过光刻能够选择性地不镀一些无关线宽量测的、会导致对比度降低的膜层,以此避免了由于图形堆叠或膜层多对比度差而导致的线宽量测值误差大或无数据的情况,从而便于后续AOI机台对LED芯片进行准确的线宽量测。
进一步地,部分所述光罩本体上的所述量测图形区域设置有需堆叠图形;
多个所述光罩本体上的量测图形区域重叠时,部分所述光罩本体上的所述需堆叠图形重叠。
由上述描述可知,因为底层结构的膜层材质会影响光刻的反射与折射,这些因素导致线宽大小存在差异,为了保证与产品需要量测的图形线宽大小一致,对应的量测图形区域的图形需要跟原来产品的底层结构一致,才能使光刻无差异,线宽保持一致,所以设置需堆叠图形保留与实际芯粒一样的膜层结构,以此实现与正常产品线宽无差异。
进一步地,所述多个光罩本体包括第一光罩本体;
所述量测图形包括ISO图形;
所述ISO图形设于所述第一光罩本体上,且所述量测图形区域重叠时,所述ISO图形位于所述量测图形区域的中间位置。
由上述描述可知,ISO图形设于第一光罩本体上,且量测图形区域重叠时,ISO图形位于量测图形区域的中间位置,以此通过第一光罩本体在LED芯片上制作ISO图形,便于AOI机台精确测量芯片的ISO线宽。
进一步地,所述多个光罩本体还包括第二光罩本体;
所述量测图形还包括Mesa图形,所述需堆叠图形包括第一需堆叠图形;
所述Mesa图形和所述第一需堆叠图形设于所述第二光罩本体上,且所述量测图形区域重叠时,所述Mesa图形与所述第一需堆叠图形位于所述ISO图形的两侧,所述Mesa图形与所述ISO图形存在第一预设间隔。
由上述描述可知,量测图形区域重叠时,Mesa图形与第一需堆叠图形位于ISO图形的两侧,且Mesa图形与ISO图形存在第一预设间隔,利用第二光罩本体可在芯片上制作Mesa图形,能够确保Mesa图形线条与ISO图形线条之间互不干扰,便于提高Mesa线宽测量的准确性。
进一步地,所述多个光罩本体还包括第三光罩本体和第四光罩本体;
所述量测图形还包括Finger图形和DBR图形;
所述Finger图形设于所述第三光罩本体上,所述DBR图形设于所述第四光罩本体上;
所述量测图形区域重叠时,所述Finger图形和DBR图形均位于所述ISO图形的另一侧,且所述Finger图形位于所述DBR图形的一侧。
由上述描述可知,量测图形区域重叠时,Finger图形和DBR图形均位于ISO图形的另一侧,Finger图形位于DBR图形的一侧,后续线宽测量时能够获取准确的Finger线宽、DBR孔线宽以及ISO线宽。
进一步地,所述多个光罩本体还包括第五光罩本体;
所述量测图形还包括ITO图形,所述需堆叠图形包括第二需堆叠图形;
所述ITO图形和所述第二需堆叠图形设于所述第五光罩本体上;
所述量测图形区域重叠时,所述ITO图形位于所述Finger图形远离所述DBR图形的一侧,所述第二需堆叠图形位于所述ITO图形靠近所述Finger图形的一侧。
由上述描述可知,设置ITO图形,利用第五光罩本体可在芯片上制作ITO图形,且与其他图形保持一定间距,便于实现对ITO线宽的精确测量。
进一步地,所述多个光罩本体还包括第六光罩本体;
所述量测图形还包括CBL图形,所述需堆叠图形包括第三需堆叠图形;
所述CBL图形和所述第三需堆叠图形设于所述第六光罩本体上,且所述ITO图形呈“口”字形;
所述量测图形区域重叠时,所述CBL图形位于所述ITO图形的中间位置,所述第三需堆叠图形位于所述CBL图形的一侧。
由上述描述可知,量测图形区域重叠时,CBL图形位于ITO图形的中间位置,第三需堆叠图形位于CBL图形的一侧,便于使用AOI机台对CBL线宽进行准确量测。
本实用新型上述的一种用于LED芯片的光罩组能够适用于需要量测线宽LED芯片制作中,以下通过具体实施方式进行说明:
实施例一
请参照图4~图12,本实施例的一种用于LED芯片的光罩组,包括多个光罩本体1;
每一所述光罩本体1上设置有位置相同的量测图形区域2;
所述量测图形区域2设置有量测图形;
多个所述光罩本体1上的量测图形区域2重叠时,每一所述光罩本体1上的所述量测图形互不重叠,如图5和图6所示;
具体的,部分所述光罩本体1上的所述量测图形区域2设置有需堆叠图形,所述需堆叠图形为保证与正常产品线宽无差异的图形;
多个所述光罩本体1上的量测图形区域2重叠时,部分所述光罩本体1上的所述需堆叠图形重叠;
具体的,如图6和图7所示,所述多个光罩本体1包括第一光罩本体;
所述量测图形包括ISO图形21;
所述ISO图形21设于所述第一光罩本体上,且所述量测图形区域2重叠时,所述ISO图形21位于所述量测图形区域2的中间位置;
具体的,如图6和图8所示,所述多个光罩本体1还包括第二光罩本体;
所述量测图形还包括Mesa图形22,所述需堆叠图形包括第一需堆叠图形27;
所述Mesa图形22和所述第一需堆叠图形27设于所述第二光罩本体上,且所述量测图形区域2重叠时,所述Mesa图形22与所述第一需堆叠图形27位于所述ISO图形21的两侧,所述Mesa图形22与所述ISO图形21存在第一预设间隔;
在一种可选的实施方式中,如图8所示,所述Mesa图形22包括3个,3个所述Mesa图形22与所述第一需堆叠图形27排列设于所述第二光罩本体上,且3个所述Mesa图形22之间存在第二预设间隔;
具体的,如图6、图9和图10所示,所述多个光罩本体1还包括第三光罩本体和第四光罩本体;
所述量测图形还包括Finger图形23和DBR图形24;
所述Finger图形23设于所述第三光罩本体上,所述DBR图形24设于所述第四光罩本体上;
所述量测图形区域2重叠时,所述Finger图形23和DBR图形24均位于所述ISO图形21的另一侧,且所述Finger图形23位于所述DBR图形24的一侧,所述Finger图形23与所述DBR图形24存在第三预设间隔;
具体的,如图6和图11所示,所述多个光罩本体1还包括第五光罩本体;
所述量测图形还包括ITO图形25,所述需堆叠图形包括第二需堆叠图形28;
所述ITO图形25和所述第二需堆叠图形28设于所述第五光罩本体上;
所述量测图形区域2重叠时,所述ITO图形25位于所述Finger图形23远离所述DBR图形24的一侧,所述第二需堆叠图形28位于所述ITO图形25靠近所述Finger图形23的一侧,所述ITO图形25与所述Finger图形23存在第四预设间隔;
具体的,如图6和图12所示,所述多个光罩本体1还包括第六光罩本体;
所述量测图形还包括CBL图形26,所述需堆叠图形包括第三需堆叠图形29;
所述CBL图形26和所述第三需堆叠图形29设于所述第六光罩本体上,且所述ITO图形25呈“口”字形;
所述量测图形区域2重叠时,所述CBL图形26位于所述ITO图形25的中间位置,所述第三需堆叠图形29位于所述CBL图形26的一侧;
所述第一需堆叠图形27、第二需堆叠图形28和第三需堆叠图形29的尺寸大小一致,多个所述光罩本体1上的量测图形区域2重叠时,所述第一需堆叠图形27、第二需堆叠图形28和第三需堆叠图形29重叠;
具体的,如图5所示,还包括定位区域3;
所述定位区域3设于所述量测图形区域2的一侧;
具体工作原理如下:
图4展示了现有的光罩结构,而图5展示了本实用新型的光罩结构,光罩组中层叠的每一光罩本体上都设有位置相同的单独的PCM(Process Control Monitor)区域,即量测图形区域,量测图形区域设置有量测图形,部分光罩本体上的量测图形区域设置有需堆叠图形,而将多个光罩本体上的量测图形区域重叠时,每一光罩本体上的量测图形互不重叠,部分光罩本体上的需堆叠图形重叠,如图5所示;在LED芯片制作过程的不同工序中使用对应的光罩本体在芯片上形成膜层,比如在LED芯片进行Mesa工序时,使用第二光罩本体在LED芯片制作形成Mesa膜层,在LED芯片进行ISO工序时,使用第一光罩本体在LED芯片制作形成ISO膜层,在LED芯片进行CBL工序时,使用第六光罩本体在LED芯片制作形成CBL膜层,在LED芯片进行ITO工序时,使用第五光罩本体在LED芯片制作形成ITO膜层,在LED芯片进行Finger工序时,使用第三光罩本体在LED芯片制作形成Finger膜层,在LED芯片进行DBR工序时,使用第四光罩本体在LED芯片制作形成DBR膜层,以此制作出的LED芯片即使堆叠了多膜层,各个膜层边界也有足够的预留空间,独立互不影响,避免图形堆叠测量出来的线宽数据值误差大以及因膜层多对比度差导致无数据的情况,在后续AOI机台进行线宽量测时,能够对LED芯片进行准确的线宽量测,并且该转移过程能够和芯片的生产过程同步进行,无需增加额外工序。
综上所述,本实用新型提供的一种用于LED芯片的光罩组,包括多个光罩本体;每一所述光罩本体上设置有位置相同的量测图形区域;所述量测图形区域设置有量测图形,部分所述光罩本体上的所述量测图形区域设置有需堆叠图形;多个所述光罩本体上的量测图形区域重叠时,每一所述光罩本体上的所述量测图形互不重叠,部分所述光罩本体上的所述需堆叠图形重叠,所述多个光罩本体包括第一光罩本体、第二光罩本体、第三光罩本体、第四光罩本体、第五光罩本体和第六光罩本体,所述量测图形包括ISO图形、Mesa图形、Finger图形、DBR图形、ITO图形和CBL图形,利用这些光罩能将需要量测的图形转移到LED芯片上,不同的量测图形存在一定间距,避免其他线条干扰,且基于量测图形区域通过光刻能够选择性地不镀一些无关线宽量测的、会导致对比度降低的膜层,以此避免了由于图形堆叠或膜层多对比度差而导致的线宽量测值误差大或无数据的情况,从而便于后续AOI机台对LED芯片进行准确的线宽量测。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等同变换,或直接或间接运用在相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (7)
1.一种用于LED芯片的光罩组,其特征在于,包括多个光罩本体;
每一所述光罩本体上设置有位置相同的量测图形区域;
所述量测图形区域设置有量测图形;
多个所述光罩本体上的量测图形区域重叠时,每一所述光罩本体上的所述量测图形互不重叠。
2.根据权利要求1所述的一种用于LED芯片的光罩组,其特征在于,部分所述光罩本体上的所述量测图形区域设置有需堆叠图形;
多个所述光罩本体上的量测图形区域重叠时,部分所述光罩本体上的所述需堆叠图形重叠。
3.根据权利要求2所述的一种用于LED芯片的光罩组,其特征在于,所述多个光罩本体包括第一光罩本体;
所述量测图形包括ISO图形;
所述ISO图形设于所述第一光罩本体上,且所述量测图形区域重叠时,所述ISO图形位于所述量测图形区域的中间位置。
4.根据权利要求3所述的一种用于LED芯片的光罩组,其特征在于,所述多个光罩本体还包括第二光罩本体;
所述量测图形还包括Mesa图形,所述需堆叠图形包括第一需堆叠图形;
所述Mesa图形和所述第一需堆叠图形设于所述第二光罩本体上,且所述量测图形区域重叠时,所述Mesa图形与所述第一需堆叠图形位于所述ISO图形的两侧,所述Mesa图形与所述ISO图形存在第一预设间隔。
5.根据权利要求3所述的一种用于LED芯片的光罩组,其特征在于,所述多个光罩本体还包括第三光罩本体和第四光罩本体;
所述量测图形还包括Finger图形和DBR图形;
所述Finger图形设于所述第三光罩本体上,所述DBR图形设于所述第四光罩本体上;
所述量测图形区域重叠时,所述Finger图形和DBR图形均位于所述ISO图形的另一侧,且所述Finger图形位于所述DBR图形的一侧。
6.根据权利要求5所述的一种用于LED芯片的光罩组,其特征在于,所述多个光罩本体还包括第五光罩本体;
所述量测图形还包括ITO图形,所述需堆叠图形包括第二需堆叠图形;
所述ITO图形和所述第二需堆叠图形设于所述第五光罩本体上;
所述量测图形区域重叠时,所述ITO图形位于所述Finger图形远离所述DBR图形的一侧,所述第二需堆叠图形位于所述ITO图形靠近所述Finger图形的一侧。
7.根据权利要求6所述的一种用于LED芯片的光罩组,其特征在于,所述多个光罩本体还包括第六光罩本体;
所述量测图形还包括CBL图形,所述需堆叠图形包括第三需堆叠图形;
所述CBL图形和所述第三需堆叠图形设于所述第六光罩本体上,且所述ITO图形呈“口”字形;
所述量测图形区域重叠时,所述CBL图形位于所述ITO图形的中间位置,所述第三需堆叠图形位于所述CBL图形的一侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222211737.0U CN218213779U (zh) | 2022-08-22 | 2022-08-22 | 一种用于led芯片的光罩组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222211737.0U CN218213779U (zh) | 2022-08-22 | 2022-08-22 | 一种用于led芯片的光罩组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218213779U true CN218213779U (zh) | 2023-01-03 |
Family
ID=84657390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222211737.0U Active CN218213779U (zh) | 2022-08-22 | 2022-08-22 | 一种用于led芯片的光罩组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218213779U (zh) |
-
2022
- 2022-08-22 CN CN202222211737.0U patent/CN218213779U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101644898B (zh) | 不同倍率光刻机之间的套刻精度的测量方法 | |
TW201940982A (zh) | 自參考與自校準之干擾圖型套疊測量 | |
TW388803B (en) | A structure and method of measuring overlapping marks | |
JP2754609B2 (ja) | 半導体装置の製造方法 | |
CN114200790A (zh) | 一种降低晶圆套刻偏差的方法及装置 | |
CN112015061A (zh) | 一种套刻精度量测标记及其使用方法 | |
CN101789386B (zh) | 晶片对准的方法 | |
CN111766764A (zh) | 一种套刻精度量测标记及其使用方法 | |
CN218213779U (zh) | 一种用于led芯片的光罩组 | |
US5668042A (en) | Method for aligning micro patterns of a semiconductor device | |
CN115356898A (zh) | 提高光刻套刻精度的方法 | |
CN107045259B (zh) | 包含有监测图形的掩膜版以及监测方法 | |
KR20180033971A (ko) | 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법 | |
US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
CN111708255B (zh) | Opc的ssa表的形成方法 | |
CN115425121A (zh) | 一种led芯片的制作方法及用于led芯片的光罩组 | |
JP2004101654A (ja) | マスク欠陥検査方法、半導体装置の製造方法、マスク欠陥検査装置、欠陥影響度マップ作成方法およびプログラム | |
CN115729030A (zh) | 带有光刻自对准精度测量结构的掩膜版及光刻方法 | |
CN116794946A (zh) | 光罩及光刻方法 | |
JPH0792094A (ja) | パターン欠陥検査装置 | |
JP3776176B2 (ja) | フォトリソグラフィー工程におけるデフォーカス検出方法 | |
CN111913365B (zh) | 一种划片槽线宽监测图形及方法 | |
WO2022028077A1 (zh) | 准确获取光刻参数的方法 | |
CN117276105B (zh) | 半导体套准误差的量测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |