CN218183007U - 双路输入切换保护电路以及电子设备 - Google Patents

Abstract

本实用新型公开了一种双路输入切换保护电路和电子设备，双路输入切换保护电路包括两个开关和三个控制电路；第一输入端通过第一开关连接至电路输出端，第二输入端通过第二开关连接至电路输出端；第一控制电路和第二控制电路分别连接第一开关和第二开关的控制端；第三控制电路连接第一开关和第二开关的控制端，用于在第一输入端的输出信号大于第一预设阈值且第二输入端的输出信号大于第二预设阈值时，控制第一开关和第二开关其中一个或两个断开。本实用新型实施例提供成本低且防倒灌的双路输入切换保护方案。

Description

双路输入切换保护电路以及电子设备

技术领域

本实用新型实施例涉及电子电路技术领域，具体涉及一种双路输入切换保护电路及电子设备。

背景技术

当前的一些电子设备，例如便携式笔记本电脑一般会有标配的电源适配器为电脑主要的供电，在C类通用串行总线接口普及以后，大部分电脑都会配备C 类通用串行总线接口作为笔记本电脑的备用电源接口。在这种情况下，用户在使用两种电源适配器为笔记本电脑供电时，需要电脑主板硬件电路判断插入的适配器种类并选择其中一种适配器为电脑供电，这个过程会涉及到两路电压的瞬态切换问题，确保切换过程中不会出现电压跌落，以及断电保护的问题。

现有技术中大多采用四颗正沟道场效应管作为切换通路，并通过多个通用输入/输出接口进行时序控制。这种方式存在以下缺陷：

1)需要较多的输入输出接口进行控制，占用了较多接口资源。

2)需要严格控制各个接口之间的时序，如果出现软件问题极易出现切换掉电的情况，或者将电源适配器的电压倒灌到C类通用串行总线接口电源适配器，产生短路风险。

实用新型内容

为了克服现有技术的不足，本实用新型的目的在于提供一种双路输入切换保护电路以及电子设备，其提供成本低且防倒灌的双路输入切换保护方案。

第一方面，本实用新型实施例提供了一种双路输入切换保护电路，其包括第一开关、第二开关、第一控制电路、第二控制电路和第三控制电路；其中：所述双路输入的第一输入端通过第一开关连接至电路输出端，所述双路输入的第二输入端通过所述第二开关连接至所述电路输出端；所述第一控制电路连接第一开关的控制端，用于在第一输入端的输出信号大于第一预设阈值时，控制所述第一开关导通；所述第二控制电路连接第二开关的控制端，用于在第二输入端的输出信号大于第二预设阈值时，控制所述第二开关导通；所述第三控制电路连接第一开关和第二开关的控制端，用于在第一输入端的输出信号大于第一预设阈值且第二输入端的输出信号大于第二预设阈值时，控制所述第一开关和第二开关其中一个或两个断开。

在一个优选的实施例中，所述第一开关和第二开关均为电子开关。

在一个优选的实施例中，所述电子开关为三极管、MOS管、IGBT、晶闸管以及继电器中的任一种。

在一个优选的实施例中，所述第一开关包括第一NMOS管和第二NMOS管，所述第一NMOS管的源极连接至所述第一输入端，所述第二NMOS管的源极连接至电路输出端，所述第一NMOS管的漏极和第二NMOS管的漏极连接，所述第一NMOS管和第二NMOS管的栅极均连接至所述第一控制电路的输出端；所述第二开关包括第三NMOS管和第四NMOS管，所述第三NMOS管的源极连接至所述第二输入端，所述第四NMOS管的源极连接至电路输出端，所述第三NMOS管的漏极和第四NMOS管的漏极连接，所述第三NMOS管和第四NMOS 管的栅极均连接至所述第二控制电路的输出端。

在一个优选的实施例中，所述第一控制电路包括第一控制端和第一栅极驱动器，所述第一控制端连接至所述第一栅极驱动器的输入端，所述第一栅极驱动器的两个输出端分别连接至第一NMOS管和第二NMOS管的栅极；所述第二控制电路包括第二控制端和第二栅极驱动器，所述第二控制端连接至所述第二栅极驱动器的输入端，所述第二栅极驱动器的两个输出端分别连接至第三 NMOS管和第四NMOS管的栅极。

在一个优选的实施例中，所述第一控制电路和第二控制电路还分别包括第一延时电路和第二延时电路；所述第一延时电路包括第一电阻和第一电容，所述第一电阻的两端分别连接至第一控制端和第一栅极驱动器的输入端，所述第一电容的一端连接至第一电阻和第一栅极驱动器的输入端之间，所述第一电容的另一端接地；所述第二延时电路包括第二电阻和第二电容，所述第二电阻的两端分别连接至第二控制端和第二栅极驱动器的输入端，所述第二电容的一端连接至第二电阻和第二栅极驱动器的输入端之间，所述第二电容的另一端接地。

在一个优选的实施例中，所述第三控制电路包括第三控制端、第三开关、第四开关以及逻辑电路，所述逻辑电路的两个输入端分别连接至第一控制端和第二控制端，所述逻辑电路的输出端连接至所述第三控制端，所述第三控制端连接至第三开关或/和第四开关的控制端；所述第三开关和第四开关的输入端均接地，所述第三开关和第四开关的输出端分别连接至第一开关的控制端和第二开关的控制端。

在一个优选的实施例中，所述逻辑电路为与门，所述第三开关和第四开关分别为第五NMOS管和第六NMOS管，所述第五NMOS管的漏极和第六NMOS 管的漏极分别连接至第一NMOS管的栅极和第三NMOS管的栅极；所述第五 NMOS管的源极和第六NMOS管的源极均接地，所述第三控制端连接至所述第五NMOS管的栅极或/和第六NMOS管的栅极。

第二方面，本实用新型实施例公开了一种电子设备，其包括本实用新型第一方面的双路输入切换保护电路。

在一个优选的实施例中，所述电子设备还包括PD控制器，所述PD控制器的两个输入端分别连接至所述第一输入端和所述第二输入端，所述PD控制器的两个输出端分别连接至所述第一控制电路和第二控制电路的输入端。

相比于现有技术，本实用新型实施例通过第一开关、第二开关以及三个控制电路分立器件构建的双路输入切换保护电路，一方面可以有效降低物料成本；另一方面，采用硬件实现防倒灌的方式，避免现有软件问题出现的短路风险，达到双路输入切换保护的目的。

附图说明

图1为实施例1的双路输入切换保护电路的原理框图；

图2为实施例1的双路输入切换保护电路的电路原理图；

图3为实施例1的第一控制端、第二控制端和第三控制端之间的电路原理图；

图4为实施例2的电子设备的电路原理图。

具体实施方式

下面，结合附图以及具体实施例方式，对本实用新型实施例做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。除特殊说明的之外，本实施例中所采用到的材料及设备均可从市场购得。

实施例1：

请参照图1所示，一种双路输入切换保护电路，其包括第一开关、第二开关、第一控制电路10、第二控制电路20和第三控制电路30；其中：所述双路输入的第一输入端(即图1中的输入1)通过第一开关连接至电路输出端，所述双路输入的第二输入端(即图1中的输入2)通过所述第二开关连接至所述电路输出端；所述第一控制电路连接第一开关的控制端，用于在第一输入端的输出信号大于第一预设阈值时，控制所述第一开关导通；所述第二控制电路连接第二开关的控制端，用于在第二输入端的输出信号大于第二预设阈值时，控制所述第二开关导通；所述第三控制电路连接第一开关和第二开关的控制端；用于在第一输入端的输出信号大于第一预设阈值且第二输入端的输出信号大于第二预设阈值时，控制所述第一开关和第二开关其中一个或两个断开。

上述的第一预设阈值和第二预设阈值可以根据具体的电子设备进行设计，例如，如果电路输出端的输出信号为5V，则可以将第一预设阈值和第二预设阈值设定为4.3V。

可以理解的是：当第一输入端和第二输入端之一向电路输出端输出的信号 (分别称为第一输入信号和第二输入信号)大于其对应的预设阈值时，则第一开关和第二开关仅存在一个导通，此时，第三控制电路不会对双路输入切换保护电路产生任何影响。

而当第一输入信号和第二输入信号均大于其对应的预设阈值时，如果没有第三控制电路存在的情况下，则会出现其中一路输入另一路输入倒灌的可能性。

因此，在本实用新型较佳的实施例中，当出现上述情形时，则第三控制电路控制所述第一开关和第二开关其中一个或两个断开，从而起到防倒灌的作用。

而且上述的开关和控制电路均采用分立器件实现，可以有效降低物料成本，且离散器件均为通用元器件，不会有供应的问题。

在本实用新型较佳的实施例中，第一开关和第二开关分别采用第一电子开关40和第二电子开关50实现，例如可以是三极管、MOS管、IGBT、晶闸管以及继电器中的任一种。

第三控制电路30可以通过逻辑电路31实现与第一控制电路和第二控制电路的关联性，例如，当第一控制电路输出高电平使得第一开关导通，第二控制电路输出高电平使得第二开关导通时，逻辑电路可以采用与门；当第一控制电路输出低电平使得第一开关导通，第二控制电路输出低电平使得第二开关导通时，逻辑电路可以采用或门，与门和或门可以直接采用相应的数字逻辑器件，也可以通过其他的逻辑器件例如与非门等搭建。

在第一输入信号和第二输入信号均大于其对应的预设阈值时，第三控制电路可以仅控制第一开关和第二开关其中一个的断开，也可以同时控制两个开关同时断开，无论哪种，均可以避免电流倒灌的情形发生。

在本实用新型较佳的实施例中，通过第三开关和第四开关同时对第一开关和第二开关进行控制，当然，在其他的实施例中，也可以是仅通过第三开关对第一开关进行控制，或者通过第四开关对第二开关进行控制。

同样地，第三开关和第四开关均可以采用三极管、MOS管、IGBT、晶闸管以及继电器等电子开关中的任一种，分别记为第三电子开关32和第四电子开关 33。

作为一种实现方式，在本实施例一中，请参照图2所示，第一开关包括第一NMOS管Q1和第二NMOS管Q2，所述第一NMOS管Q1的源极连接至所述第一输入端，所述第二NMOS管Q2的源极连接至电路输出端，所述第一 NMOS管Q1的漏极和第二NMOS管Q2的漏极连接，所述第一NMOS管Q1 和第二NMOS管Q2的栅极均连接至所述第一控制电路的输出端。当然，也可以仅采用第一NMOS管Q1来替换上述第一NMOS管Q1和第二NMOS管Q2 的组合。

第二开关包括第三NMOS管Q3和第四NMOS管Q4，所述第三NMOS管Q3的源极连接至所述第二输入端，所述第四NMOS管Q4的源极连接至电路输出端，所述第三NMOS管Q3的漏极和第四NMOS管Q4的漏极连接，所述第三NMOS管Q3和第四NMOS管Q4的栅极均连接至所述第二控制电路的输出端。当然，也可以仅采用第一NMOS管Q3来替换上述第一NMOS管Q3和第二NMOS管Q4的组合，即使用一个NMOS管也是可行的。

上述的第一NMOS管Q1、第二NMOS管Q2、第三NMOS管Q3和第四 NMOS管Q4均可以采用大电流负沟道金属氧化物半导体(即大电流NMOS管)。

对应地，第一控制电路包括第一控制端(即图2中的控制1)和第一栅极驱动器，所述第一控制端连接至所述第一栅极驱动器的输入端，所述第一栅极驱动器的两个输出端分别连接至第一NMOS管Q1和第二NMOS管Q2的栅极。所述第二控制电路包括第二控制端(即图2中的控制2)和第二栅极驱动器，所述第二控制端连接至所述第二栅极驱动器的输入端，所述第二栅极驱动器的两个输出端分别连接至第三NMOS管Q3和第四NMOS管Q4的栅极。

当第一输入端的输出信号大于第一预设阈值时，第一控制端为高电平，该高电平驱动第一栅极驱动器输出两个高电平，分别控制第一NMOS管Q1和第二NMOS管Q2的栅极导通。当第二输入端的输出信号大于第二预设阈值时，第二控制端为高电平，该高电平驱动第二栅极驱动器输出两个高电平，分别控制第三NMOS管Q3和第四NMOS管Q4的栅极导通。

第一控制端和第二控制端的电平可以通过电子设备上的控制器来实现控制。当然，在一些其他的实施例中，也可以通过独立于电子设备外的控制器来控制，例如，控制器的输入端连接第一输入端和第二输入端，当第一输入信号大于第一预设阈值时，控制器控制第一控制端输出高电平，同理，当第二输入信号大于第二预设阈值时，控制器控制第二控制端输出高电平。

另外，在第一控制电路和第二控制电路中，还可以分别设置第一延时电路和第二延时电路。

所述第一延时电路包括第一电阻R1和第一电容C1，所述第一电阻R1的两端分别连接至第一控制端和第一栅极驱动器(图2中的驱动1)的输入端，所述第一电容C1的一端连接至第一电阻R1和第一栅极驱动器的输入端之间，所述第一电容C1的另一端接地。

所述第二延时电路包括第二电阻R2和第二电容C2，所述第二电阻R2的两端分别连接至第二控制端和第二栅极驱动器(图2中的驱动2)的输入端，所述第二电容C2的一端连接至第二电阻R2和第二栅极驱动器的输入端之间，所述第二电容C2的另一端接地。

请参照图1-3所示，第三控制电路包括第三控制端(即图中的控制3)、第三开关、第四开关以及逻辑电路，所述逻辑电路的两个输入端分别连接至第一控制端和第二控制端，所述逻辑电路的输出端连接至所述第三控制端，所述第三控制端连接至第三开关或/和第四开关的控制端；所述第三开关和第四开关的输入端均接地，所述第三开关和第四开关的输出端分别连接至第一开关的控制端和第二开关的控制端。

在本实用新型较佳的实施例中，第三开关和第四开关分别采用第五NMOS 管Q5和第六NMOS管Q6。第五NMOS管Q5的漏极和第六NMOS管Q6的漏极分别连接至第一NMOS管Q1的栅极和第三NMOS管Q3的栅极；所述第五 NMOS管Q5的源极和第六NMOS管Q6的源极均接地，所述第三控制端根据需要，可以连接至所述第五NMOS管Q5的栅极和第六NMOS管Q6的栅极中的一个或两个。

上述的第五NMOS管Q5和第六NMOS管Q6均可以采用小电流负沟道金属氧化物半导体(即小电流NMOS管)。

当然，在其他的一些实施例中，第五NMOS管Q5的漏极和第六NMOS管 Q6的漏极还可以分别连接至第二NMOS管Q2的栅极和第四NMOS管Q4的栅极，或者第五NMOS管Q5的漏极连接第一NMOS管Q1的栅极和第二NMOS 管Q2的栅极中的任意一个或两个，第六NMOS管Q6的漏极连接第三NMOS 管Q3的栅极和第四NMOS管Q4的栅极中的任意一个或两个。

逻辑电路采用与门U1，与门U1的两个输入端分别连接至第一控制端和第二控制端，与门U1的输出端连接至第三控制端。

当第一控制端和第二控制端均为高电平时，则第三控制端输出高电平，从而使得第五NMOS管Q5和第六NMOS管Q6导通，致使第一NMOS管Q1的栅极和第三NMOS管Q3的栅极变为低电平，则使第一开关和第二开关均断开。

而当第一控制端和第二控制端均为低电平或只有其中一个为高电平时，则第三控制端输出低电平，不会对第一开关和第二开关的导通与否有任何影响。

实施例2：

实施例2公开一种电子设备。可以理解的是，该电子设备具有双路输入电路，以及上述实施例1中的双路输入切换保护电路。

例如电子设备为笔记本，当然，也可以是其他电子设备例如手机、平板电脑等。

示例性地，一般笔记本电脑的供电会有电源适配器(电源适配器的输出端可以视为第一输入端)和C类通用串行总线接口(C类通用串行总线接口的输出端可以视为第二输入端)供电两种供电方式，通常情况下只有其中一个方式供电，不能两种方式同时供电，否则会有电压倒灌的风险。

当插入电源适配器，C类通用串行总线接口处于空闲状态时，直流电源会从第一输入端开始，通过第一NMOS管Q1和第二NMOS管Q2，到达电路输出端。

当插入type C型电源时，电源适配器处于空闲状态，直流电源会从第二输入端开始，通过第三NMOS管Q3和第四NMOS管Q4，到达电路输出端。

请参照图4所示，以上两种供电状态的控制信号(记为第一控制端和第二控制端)是通过笔记本电脑的PD控制器60控制内部的通用控制端口控制，当只插入电源适配器时，PD控制器会将第一控制端的信号拉高，第二控制端的信号保持不变。当只插入type C型电源时，PD控制器会将第二控制端的信号拉高，第一控制端的信号保持不变。

当两种输入同时插入时，PD控制器正常情况下会将第一控制端的信号拉高，第二控制端的信号拉低。上述这些控制都是通过PD控制器内部编写的控制逻辑控制，有可能会存在第一控制端和第二控制端的信号同时为高的情况，高压则从第一输入端通过第三NMOS管Q3和第四NMOS管Q4反向灌到第二输入端，造成type C型适配器烧毁的风险。

而在本实用新型较佳的实施例中，通过第三控制电路，使得当PD控制器正常工作时，只会存在第一控制端和第二控制端的信号其中一个为高的情况，此时逻辑电路31(即与门)输出给第三控制端的信号一直为低，第五NMOS管Q5 和第六NMOS管Q6的栅极电压为低，对第一NMOS管Q1、第二NMOS管Q2、第三NMOS管Q3和第四NMOS管Q4没有影响。

当PD控制器工作发生异常，第一控制端和第二控制端的信号同时为高，逻辑电路31输出给第三控制端的信号变为高电平，第五NMOS管Q5和第六NMOS 管Q6的栅极电压为高，第五NMOS管Q5和第六NMOS管Q6的漏极和源极导通，将第一NMOS管Q1和第三NMOS管Q3的栅极电压拉到地，防止电压倒灌。

保护电路的时序：当PD控制器工作发生异常，第一控制端和第二控制端的信号同时被拉高，此时连接在第一控制端和第一栅极驱动器之间的RC延时电路以及第二控制端和第二栅极驱动器之间的RC延时电路发生作用，当第一栅极驱动器或第二栅极驱动器接收到第一控制端或第二控制端高电平信号时，第三控制端信号已经发生作用将第一NMOS管Q1和第三NMOS管Q3的栅极电压拉低，防止倒灌电压的发生。

上述实施方式仅为本实用新型实施例的优选实施例方式，不能以此来限定本实用新型实施例保护的范围，本领域的技术人员在本实用新型实施例的基础上所做的任何非实质性的变化及替换均属于本实用新型实施例所要求保护的范围。

Claims (10)

1.一种双路输入切换保护电路，其特征在于，其包括第一开关、第二开关、第一控制电路、第二控制电路和第三控制电路；其中：所述双路输入中的第一输入端通过第一开关连接至电路输出端，所述双路输入中的第二输入端通过所述第二开关连接至所述电路输出端；所述第一控制电路连接第一开关的控制端，用于在第一输入端的输出信号大于第一预设阈值时，控制所述第一开关导通；所述第二控制电路连接第二开关的控制端，用于在第二输入端的输出信号大于第二预设阈值时，控制所述第二开关导通；所述第三控制电路连接第一开关和第二开关的控制端，用于在第一输入端的输出信号大于第一预设阈值且第二输入端的输出信号大于第二预设阈值时，控制所述第一开关和第二开关其中一个或两个断开。

2.如权利要求1所述的双路输入切换保护电路，其特征在于，所述第一开关和第二开关均为电子开关。

3.如权利要求2所述的双路输入切换保护电路，其特征在于，所述电子开关为三极管、MOS管、IGBT、晶闸管以及继电器中的任一种。

4.如权利要求1所述的双路输入切换保护电路，其特征在于，所述第一开关包括第一NMOS管和第二NMOS管，所述第一NMOS管的源极连接至所述第一输入端，所述第二NMOS管的源极连接至电路输出端，所述第一NMOS管的漏极和第二NMOS管的漏极连接，所述第一NMOS管和第二NMOS管的栅极均连接至所述第一控制电路的输出端；所述第二开关包括第三NMOS管和第四NMOS管，所述第三NMOS管的源极连接至所述第二输入端，所述第四NMOS管的源极连接至电路输出端，所述第三NMOS管的漏极和第四NMOS管的漏极连接，所述第三NMOS管和第四NMOS管的栅极均连接至所述第二控制电路的输出端。

5.如权利要求4所述的双路输入切换保护电路，其特征在于，所述第一控制电路包括第一控制端和第一栅极驱动器，所述第一控制端连接至所述第一栅极驱动器的输入端，所述第一栅极驱动器的两个输出端分别连接至第一NMOS管和第二NMOS管的栅极；所述第二控制电路包括第二控制端和第二栅极驱动器，所述第二控制端连接至所述第二栅极驱动器的输入端，所述第二栅极驱动器的两个输出端分别连接至第三NMOS管和第四NMOS管的栅极。

6.如权利要求5所述的双路输入切换保护电路，其特征在于，所述第一控制电路和第二控制电路还分别包括第一延时电路和第二延时电路；所述第一延时电路包括第一电阻和第一电容，所述第一电阻的两端分别连接至第一控制端和第一栅极驱动器的输入端，所述第一电容的一端连接至第一电阻和第一栅极驱动器的输入端之间，所述第一电容的另一端接地；所述第二延时电路包括第二电阻和第二电容，所述第二电阻的两端分别连接至第二控制端和第二栅极驱动器的输入端，所述第二电容的一端连接至第二电阻和第二栅极驱动器的输入端之间，所述第二电容的另一端接地。

7.如权利要求5所述的双路输入切换保护电路，其特征在于，所述第三控制电路包括第三控制端、第三开关、第四开关以及逻辑电路，所述逻辑电路的两个输入端分别连接至第一控制端和第二控制端，所述逻辑电路的输出端连接至所述第三控制端，所述第三控制端连接至第三开关或/和第四开关的控制端；所述第三开关和第四开关的输入端均接地，所述第三开关和第四开关的输出端分别连接至第一开关的控制端和第二开关的控制端。

8.如权利要求7所述的双路输入切换保护电路，其特征在于，所述逻辑电路为与门，所述第三开关和第四开关分别为第五NMOS管和第六NMOS管，所述第五NMOS管的漏极和第六NMOS管的漏极分别连接至第一NMOS管的栅极和第三NMOS管的栅极；所述第五NMOS管的源极和第六NMOS管的源极均接地，所述第三控制端连接至所述第五NMOS管的栅极或/和第六NMOS管的栅极。

9.一种电子设备，其特征在于，其包括权利要求1-7任一项所述的双路输入切换保护电路。

10.如权利要求9所述的电子设备，其特征在于，所述电子设备还包括PD控制器，所述PD控制器的两个输入端分别连接至所述第一输入端和所述第二输入端，所述PD控制器的两个输出端分别连接至所述第一控制电路和第二控制电路的输入端。

Images