CN215646340U - 下电保护电路及电子设备 - Google Patents

Abstract

本申请提供一种下电保护电路及电子设备，包括：第一可控元件和第二可控元件；其中，该第一可控元件的第一端连接第一节点和具有缓存功能的外接模块的下电使能引脚，第二端接地，控制端连接控制器；该第二可控元件的第一端连接待机电源，第二端连接该外接模块的供电引脚，控制端连接该控制器；该第一节点为在系统未下电时保持高电位的节点；该控制器用于在系统下电时，控制该第一可控元件导通，以使该下电使能引脚接地；以及该控制器还用于在系统下电时起，经过预定时长后，控制该第二可控元件断开，以切断待机电源与该供电引脚之间的路径。本申请提供的方案能够降低能耗。

Description

下电保护电路及电子设备

技术领域

本申请涉及电路技术领域，尤其涉及一种下电保护电路及电子设备。

背景技术

为满足电子设备功能多样化的需求，通常需要在电子设备中增设具有不同功能的外接模块。由于一些外接模块具备缓存功能，在电子设备下电时需要保护其内部缓存内容的完整性。

现有技术中，将外接模块的供电引脚接入待机电源，并将下电使能引脚接入下电保护电路，当下电时通过下电保护电路使能外接模块的下电使能引脚(POWER_OFF#)，此时待机电源仍可向外接模块的供电引脚提供一定延时的供电，故可满足外接模块在改延时时间内进行内部数据的缓存。

然而，通过上述方式设计的下电保护电路，在外接模块完成数据缓存后，会产生下电状态下待机功耗高的问题。

实用新型内容

本申请提供一种下电保护电路及电子设备，用以降低电子设备下电状态下的能耗。

第一方面，本申请提供一种下电保护电路，应用于电子设备，该电子设备包括控制器和具有缓存功能的外接模块，该外接模块包括供电引脚和下电使能引脚；该下电保护电路包括：第一可控元件和第二可控元件；其中，

该第一可控元件的第一端连接该下电使能引脚和第一节点，该第一可控元件的第二端接地，该第一可控元件的控制端连接该控制器；该第二可控元件的第一端连接待机电源，该第二可控元件的第二端连接该外接模块的供电引脚，该第二可控元件的控制端连接该控制器；该第一节点为在系统未下电时保持高电位的节点；

该控制器用于在系统下电时，控制该第一可控元件导通，以使该下电使能引脚接地；以及该控制器还用于在系统下电时起，经过预定时长后，控制该第二可控元件断开，以切断待机电源与该供电引脚之间的路径。

在一种可能的实现方式中，该下电保护电路还包括：负载元件；

该第一节点为该负载元件的一端，该负载元件的另一端连接该第二可控元件的第二端。

在一种可能的实现方式中，该下电保护电路还包括：负载元件；

该第一节点为该负载元件的一端，该负载元件的另一端连接该待机电源。

在一种可能的实现方式中，该负载元件包括电阻。

在一种可能的实现方式中，该电阻的阻值为1k～10k欧姆。

在一种可能的实现方式中，该第一可控元件包括第一MOS管；该第二可控元件包括第二MOS管；其中，

该第一可控元件的第一端为该第一金属-氧化物-半导体场效晶体MOS管的输入极，该第一可控元件的第二端为该第一MOS管的输出极，该第一可控元件的控制端为该第一MOS管的控制极；

该第二可控元件的第一端为该第二MOS管的输入极，该第二可控元件的第二端为该第二MOS管的输出极，该第二可控元件的控制端为该第二MOS管的控制极。

在一种可能的实现方式中，该第一MOS管为NMOS管；

该第一MOS管的输入极为该NMOS管的漏极，该第一MOS管的输出极为该NMOS 管的源极，该第一MOS管的控制极为该NMOS管的栅极。

在一种可能的实现方式中，该第二MOS管为PMOS管；

该第二MOS管的输入极为该PMOS管的源极，该第二MOS管的输出极为该PMOS 管的漏极，该第二MOS管的控制极为该PMOS管的栅极。

在一种可能的实现方式中，该控制器的供电引脚连接至待机电源。

第二方面，本申请提供一种电子设备，包括：控制器、具有缓存功能的外接模块、以及如第一方面或第一方面中任一种所述的下电保护电路；其中，该外接模块包括供电引脚和下电使能引脚。

本申请提供的下电保护电路及电子设备，在外接模块的下电供电引脚和控制器之间设置第一可控元件，在外接模块的供电引脚和待机电源之间设置第二可控元件。在系统下电时，控制器通过控制所述第一可控元件，使能外接模块的下电使能引脚，实现对外接模块的下电，另外所述控制器在经过预定时长后，通过控制第二可控元件断开，切断待机电源与外接模块的供电引脚之间的路径，从而将外接模块从待机电源上卸下，实现降低下电状态下的能耗。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为一种典型的下电保护电路的结构示意图；

图2为另一种典型的下电保护电路的结构示意图；

图3为本申请提供的一种下电保护电路的结构示意图；

图4为本申请提供的另一种下电保护电路的结构示意图；

图5为本申请提供的又一种下电保护电路的结构示意图；

图6为本申请提供的再一种下电保护电路的结构示意图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

附图标记说明：

110：主机；

120：4G/5G模块；

210：主机；

220：4G/5G模块；

310：控制器；

320：外接模块；

321：下电使能引脚；

322：供电引脚；

330：第一可控元件；

340：第二可控元件；

350：接地；

360：待机电源；

370：第一节点；

380：负载元件。

具体实施方式

下面将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置例子。

图1为一种典型的下电保护电路的结构示意图。如图1所示，以主机110和4G/5G 模块120为例进行介绍。由于4G/5G模块120需要保护其内部Flash内容的完整性，因此在4G/5G模块120下电时，需要通过下电保护电路提供4G/5G模块进行内部数据缓存的延时时间。图1中，主机110的供电引脚VCC连接主电源；可控元件N型金属-氧化物- 半导体场效应晶体管(negative channel metal-oxide-semiconductor field-effect transistor， NMOS管)(即Q1)的栅极与主机的引脚GPIO相连，漏极接地GND，源极与4G/5G模块120的下电使能引脚POWER_OFF#以及第一节点相连，第一节点通过负载电阻R1连接至系统的主电源；4G/5G模块的供电引脚VCC与主电源相连。

4G/5G模块120正常工作状态下，第一节点的电位是由电阻R1和主电源提供的高电位，此时，下电使能引脚POWER_OFF#未使能；当4G/5G模块120下电时，由主机110 控制4G/5G模块120执行如下下电流程：

主机120通过GPIO引脚发送高电位的控制信号，该控制信号控制Q1的栅极和漏极导通后，POWER_OFF#接入低电位，此时，4G/5G模块的下电使能引脚使能；

4G/5G模块进行内部flash内容的缓存；

GPIO输出10秒的高电位后，关断系统主电源。

图1所示的下电保护电路，在进行下电流程时，由于系统主电源必须等待4G/5G模块缓存完成后才能够关闭，造成用户使用体验不佳。

图2为另一种典型的下电保护电路的结构示意图。图2中，下电保护电路的设计考虑了因系统主电源需等待模块缓存后才关闭而造成的用户体验不佳的问题。图2在图1的基础上，对供电电源进行了优化设计。具体地，在图2中，使用系统待机电源替代系统主电源为4G/5G模块220供电。主机210的供电引脚VCC连接待机电源；可控元件NMOS 管(即Q2)的栅极与主机的引脚GPIO相连，漏极接地GND，源极与4G/5G模块的下电使能引脚POWER_OFF#以及第二节点相连，在系统未下电时，该第二节点的电位为通过 R2与待机电源提供的高电位；4G/5G模块220的供电引脚VCC与待机电源相连。

主机210控制4G/5G模块220下电的流程如下：

主机210通过GPIO引脚发送高电位的控制信号，该控制信号控制Q2的栅极和漏极导通后，POWER_OFF#接入低电位，此时，4G/5G模块的下电使能引脚使能，高电位维持10秒钟；

下电使能引脚POWER_OFF#使能后，即可关闭系统主电源；

4G/5G模块进行内部flash内容的缓存。

图2所示的下电保护电路，在4G/5G模块220进行下电流程时，即可关闭系统主电源，不会造成主电源延时关闭，故不会影响用户的使用体验。但是该方案中，即便4G/5G模块的下电使能引脚已使能，实现了该模块的下电，即停止工作，但本申请发现由于待机电源始终供电，因此无法避免地会在待机电源和该4G/5G模块的内部电路形成回路，产生待机能耗，导致下电状态下的能耗高。

针对上述问题，下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

图3为本申请提供的一种下电保护电路的结构示意图。用于解决上述实施例中下电状态下待机能耗高的问题。如图3所示，该下电保护电路应用于电子设备，该电子设备包括控制器310和具有缓存功能的外接模块320，外接模块320包括供电引脚322和下电使能引脚321；该下电保护电路包括：第一可控元件330和第二可控元件340；其中，

第一可控元件330的第一端连接下电使能引脚321和第一节点370，第一可控元件330 的第二端接地350，第一可控元件330的控制端连接控制器310；第二可控元件340的第一端连接待机电源360，第二可控元件340的第二端连接外接模块320的供电引脚322，第二可控元件340的控制端连接控制器310；第一节点370为在系统未下电时保持高电位的节点；

控制器310用于在系统下电时，控制第一可控元件330导通，以使下电使能引脚321接地；以及控制器310还用于在系统下电时起，经过预定时长后，控制第二可控元件340 断开，以切断待机电源360与供电引脚322之间的路径。

需要说明的是，控制器310可以为电子设备中具备控制管理功能的模块，比如电子设备的主机或者主控芯片或者专门用于控制下电保护电路的模块等。以主机为例，实际应用中主机可以与多个功能模块相连接，通过控制信号分别控制每个功能模块的运行情况。该多个功能模块包括具有缓存功能的外接模块320，或者该多个功能模块还包含不具备缓存功能的外接模块。为了便于对实施例的说明，下述描述中涉及的外接模块，应当理解为具备缓存功能的外接模块。

可选地，控制器310可以包括多个引脚。该多个引脚中包括至少两个用于发送控制信号的引脚，该用于发送控制信号的引脚与第一可控元件330和第二可控元件340分别相连。

可选地，控制器310还可以包括供电引脚，控制器310通过该供电引脚连接至待机电源360，以实现向控制器的供电。

外接模块320可以为用于实现不同功能的模块。例如，外接模块320可以为通信模块、存储模块、数据处理模块等。外接模块320包括供电引脚322和下电使能引脚321。外接模块320还可以包括多个其他引脚，例如，外接模块320为数据处理模块时，外接模块 320还可以包括用于数据传输的引脚。

作为示例而非限定，本申请中的电子设备可以为通用服务器或者边缘服务器。

具体地，当电子设备为通用服务器时，控制器310可以为通用服务器内的主机，外接模块可以为通用服务器内的4G/5G模块。

第一可控元件330可以接收控制器310的控制信号，并根据该控制信号将第一可控元件330的第一端和第二端导通；第二可控元件340可以接收控制器310的控制信号，并根据控制信号将第二可控元件340的第一端和第二端导通。

可选地，第一可控元件330包括第一MOS管，第二可控元件340包括第二MOS管；其中，

第一可控元件330的第一端为该第一MOS管的输入极，第一可控元件330的第二端为该第一MOS管的输出极，第一可控元件330的控制端为该第一MOS管的控制极；

第二可控元件340的第一端为该第二MOS管的输入极，第二可控元件340的第二端为该第二MOS管的输出极，第二可控元件340的控制端为该第二MOS管的控制极。

应当理解，上述第一可控元件330或第二可控元件340的输入极和输出极是针对电流方向而言的，电流从输入极流入从输出极流出。

可选地，该第一MOS管为NMOS管，该第一MOS管的输入极为该NMOS管的漏极，该第一MOS管的输出极为该NMOS管的源极，该第一MOS管的控制极为该NMOS管的栅极。

可选地，该第二MOS管为P型金属-氧化物-半导体场效应晶体管(positivechannel metal-oxide-semiconductor field-effect transistor，PMOS管)，该第二MOS管的输入极为该PMOS管的源极，该第二MOS管的输出极为该PMOS管的漏极，该第二MOS管的控制极为该PMOS管的栅极。

具体地，上述第一MOS管和第二MOS管为增强型的场效应管。

应当理解的是，在第一可控元件330为NMOS管时，在未下电状态下，第一可控元件330接收的控制信号的电位低于NMOS管的开启电压(比如，为低电平)，以控制第一可控元件330断开，此时外接模块的下电使能引脚接收高电平信号，不被使能，相应的外接模块处于工作状态。在下电时，第一可控元件330接收的控制信号的电位高于NMOS 管的开启电压，以控制第一可控元件330导通，此时外接模块的下电使能引脚接收低电平信号，被使能，相应的外接模块准备下电，具体为进行数据缓存后下电。

在第二可控元件340为PMOS管时，在未下电状态下，第二可控元件340接收低电平控制信号，以控制第二可控元件导通，此时外接模块的供电引脚连接至待机电源，实现向工作状态下的外接模块供电。在下电起经过一定时长后，第二可控元件接收高电平控制信号，以控制第二可控元件断开，即断开待机电源与外接模块之间的通路，降低下电状态下的能耗。

还需要说明的是，第一节点370为在系统未下电时保持高电位的节点。系统未下电时，第一节点370保持高电位，且第一可控元件断开，故外界模块的下电使能引脚接收到第一节点处的高电位信号，外接模块正常工作；系统下电后，第一可控元件330导通，下电使能引脚短接至接地，外接模块320进入下电关闭流程，在关闭流程中进行缓存flash存储，经过预设时长的flash存储后，控制器控制第二可控元件340断开外接模块的供电引脚与待机电源之间的路径，完成下电且降低下电状态下的能耗。

可选地，该预设时长大于或等于使外接模块320完成缓存所需的最短时长。例如，在外接模块为4G/5G模块时，可以将预设时长设置为10s以供该模块进行内部缓存。

本申请实施例提供的下电保护电路，控制器通过控制第一可控元件导通，使得外接模块进入下电流程，进行内部缓存，并经过预设时间后，控制第二可控元件关断，使得该外接模块从供电电源上卸下，从而降低电子设备下电的能耗。此外，通过利用待机电源为外接模块供电，可以在系统下电时直接断开系统主电源，避免了使用主电源为外接模块供电时，需要等待预设时长才能关闭系统主电源的问题，提升用户使用感受。

图4示出本申请实施例提供的另一种下电保护电路的结构示意图。如图4所示，该下电保护电路应用于电子设备，该电子设备包括控制器310和具有缓存功能的外接模块320，外接模块320包括供电引脚322和下电使能引脚321；该下电保护电路包括：第一可控元件330、第二可控元件340和负载元件380；其中，

第一可控元件330的第一端连接下电使能引脚321和第一节点370，第一可控元件330 的第二端接地350，第一可控元件330的控制端连接控制器310；第二可控元件340的第一端连接待机电源360，第二可控元件340的第二端连接外接模块320的供电引脚322，第二可控元件340的控制端连接控制器310；第一节点370为在系统未下电时保持高电位的节点；

控制器310用于在系统下电时，控制第一可控元件330导通，以使下电使能引脚321接地；以及控制器310还用于在系统下电时起，经过预定时长后，控制第二可控元件340 断开，以切断待机电源360与供电引脚322之间的路径；

第一节点370为负载元件380的一端，负载元件380的另一端连接待机电源360。

可选地，负载元件380可以包括电阻。该电阻的阻值可以为1k-10k欧姆。具体地，该电阻阻值可以为1k-10k欧姆之间的常规阻值。

应理解，图4中线段连接处的黑色实点表示元器件之间存在电气连接。例如，第一节点370处的实点表示第一可控元件370、负载元件380以及外接模块的下电使能引脚321三者之间存在电气连接。

需要说明的是，图4中电子设备、控制器、外接模块、第一可控元件以及第二可控元件等元器件可以与图3中相应的元器件相同，或者是与图3中相应的元器件具有相似的功能、结构的元器件，此处为避免赘述，省略其详细介绍。

图4中，在外接模块320正常工作的情况下，第一可控元件330处于截止状态，第二可控元件340处于导通状态，待机电源360经过负载元件380后将第一节点370的电位置为高电位。外接模块320的供电引脚322通过第二可控元件340接入待机电源360，待机电源360为外接模块320供电；外接模块320的下电使能引脚321接入第一节点370的高电位，此时下电使能引脚370未使能。

在外接模块320下电过程中，控制器310向第一可控元件330的控制端输出高电平的控制信号，以使得第一可控元件330导通，从而使得下电使能引脚321接地使能。使能后，外接模块进行内部Flash缓存，此时，可以断开系统主电源。经过预设时长后，控制器310 向第二可控元件340的控制端输出高电平的控制信号，以使得第二可控元件340关断，从而使得外接模块从待机电源上卸下。

通过将负载元件的一端连接第一节点，另一端连接待机电源，可以简单方便的为该外接模块提供用于正常工作的高电平。上述下电保护电路可以解决下电后外接模块对待机电源的功耗问题，但负载元件依旧与待机电源相连，产生功耗。

图5示出本申请实施例提供的另一种下电保护电路的结构示意图。可以最大程度上降低系统下电后对待机电源的能耗。如图5所示，该下电保护电路应用于电子设备，该电子设备包括控制器310和具有缓存功能的外接模块320，外接模块320包括供电引脚322 和下电使能引脚321；该下电保护电路包括：第一可控元件330、第二可控元件340和负载元件380；其中，

第一可控元件330的第一端连接下电使能引脚321和第一节点370，第一可控元件330 的第二端接地350，第一可控元件330的控制端连接控制器310；第二可控元件340的第一端连接待机电源360，第二可控元件340的第二端连接外接模块320的供电引脚322，第二可控元件340的控制端连接控制器310；第一节点370为在系统未下电时保持高电位的节点；

控制器310用于在系统下电时，控制第一可控元件330导通，以使下电使能引脚321接地；以及控制器310还用于在系统下电时起，经过预定时长后，控制第二可控元件340 断开，以切断待机电源360与供电引脚322之间的路径；

第一节点370为负载元件380的一端，负载元件380的另一端连接第二可控元件340的第二端。

可选地，负载元件380可以包括电阻。该电阻的阻值可以为1k-10k欧姆。具体地，该电阻阻值可以为1k-10k欧姆之间的常规阻值。

应理解，图5中线段连接处的黑色实点表示元器件之间存在电气连接。例如，第一节点370处的实点表示第一可控元件370、负载元件380以及外接模块的下电使能引脚321三者之间存在电气连接。

需要说明的是，图5中电子设备、控制器、外接模块、第一可控元件以及第二可控元件等元器件可以与图3中相应的元器件相同，或者是与图3中相应的元器件具有相似的功能、结构的元器件，此处为避免赘述，省略其详细介绍。

图5中，在外接模块320正常工作的情况下，第一可控元件330处于截止状态，第二可控元件340处于导通状态，此时，负载元件380连接待机电源360，待机电源360经过负载元件380后将第一节点370的电位置为高电位。外接模块320的供电引脚322通过第二可控元件340接入待机电源360，待机电源360为外接模块320供电；外接模块320的下电使能引脚321接入第一节点370的高电位，此时下电使能引脚370未使能。

在外接模块320下电过程中，控制器310向第一可控元件330的控制端输出高电平的控制信号，以使得第一可控元件330导通，从而使得下电使能引脚321接地使能。使能后，外接模块进行内部Flash缓存，此时，可以断开系统主电源。经过预设时长后，控制器310 向第二可控元件340的控制端输出高电平的控制信号，以使得第二可控元件340关断，从而使得外接模块，负载元件从待机电源上卸下。

通过将负载元件的一端连接第一节点，另一端接入电源，可以简单方便的为该外接模块提供用于正常工作的高电平。此外，负载元件经第二可控元件接入待机电源，可以降低负载元件对待机电源的功耗。

图6示出了本申请实施例提供的又一种下电保护电路的结构示意图。图6以通用服务器内的4G/5G模块的下电保护电路为例进行详细描述。

具体地，以通用服务器中的主机作为控制器310，以4G/5G模块作为外接模块320，以NMOS管作为第一可控元件330，以PMOS管作为第二可控元件340，以及以电阻R1 作为负载元件为例对下电保护电路进行详细介绍。

主机的供电引脚VCC接入待机电源，引脚GPIO1和GPIO2分别与NMOS管和PMOS 管的栅极相连；4G/5G模块的供电引脚VCC与PMOS管的漏极相连，下电使能引脚 POWER_OFF#与NMOS管的源极相连；PMOS管的栅极与待机电源相连，NMOS管的漏极接地；电阻R1并联接入4G/5G模块的供电引脚VCC和下电使能引脚POWER_OFF# 之间。

主机控制外接模块下电的流程如下所示：

在系统下电时，向第一可控元件330的控制端输出第一信号，该第一信号用于控制第一可控元件330导通；

经过预定时长后，向第二可控元件340的控制端输出第二信号，该第二信号用于控制第二可控元件340断开。

具体地，在系统正常工作时，下电使能引脚POWER_OFF#为高电平，该高电平通过负载R1提供。

在系统下电时，主机通过GPIO1向NMOS管的栅极输出高电平的控制信号，该控制信号控制NMOS管导通，将4G/5G模块的下电使能引脚POWER_OFF#置为低电平(即接地)。

在POWER_OFF#置为低电平后，可以断开供系统正常工作的主电源。

主机通过GPIO1输出10s高电平后，通过GPIO2输入高电平的控制信号，该控制信号的电位和待机电源的电位的差值高于PMOS管的关断电压，关断PMOS管，从而将 4G/5G模块从待机电源上卸下，进而降低4G/5G模块对系统待机功耗的影响。

一种电子设备，包括：控制器、具有缓存功能的外接模块、以及如前述实施例中任一项的下电保护电路；其中，该外接模块包括供电引脚和下电使能引脚。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种下电保护电路，应用于电子设备，其特征在于，所述电子设备包括控制器和具有缓存功能的外接模块，所述外接模块包括供电引脚和下电使能引脚；所述下电保护电路包括：第一可控元件和第二可控元件；其中，

所述第一可控元件的第一端连接所述下电使能引脚和第一节点，所述第一可控元件的第二端接地，所述第一可控元件的控制端连接所述控制器；所述第二可控元件的第一端连接待机电源，所述第二可控元件的第二端连接所述外接模块的供电引脚，所述第二可控元件的控制端连接所述控制器；所述第一节点为在系统未下电时保持高电位的节点；

所述控制器用于在系统下电时，控制所述第一可控元件导通，以使所述下电使能引脚接地；以及所述控制器还用于在系统下电时起，经过预定时长后，控制所述第二可控元件断开，以切断待机电源与所述供电引脚之间的路径。

2.根据权利要求1所述的下电保护电路，其特征在于，所述下电保护电路还包括：负载元件；

所述第一节点为所述负载元件的一端，所述负载元件的另一端连接所述第二可控元件的第二端。

3.根据权利要求1所述的下电保护电路，其特征在于，所述下电保护电路还包括：负载元件；

所述第一节点为所述负载元件的一端，所述负载元件的另一端连接所述待机电源。

4.根据权利要求2或3所述的下电保护电路，其特征在于，所述负载元件包括电阻。

5.根据权利要求4所述的下电保护电路，其特征在于，所述电阻的阻值为1k～10k欧姆。

6.根据权利要求1所述的下电保护电路，其特征在于，所述第一可控元件包括第一MOS管；所述第二可控元件包括第二MOS管；其中，

所述第一可控元件的第一端为所述第一MOS管的输入极，所述第一可控元件的第二端为所述第一MOS管的输出极，所述第一可控元件的控制端为所述第一MOS管的控制极；

所述第二可控元件的第一端为所述第二MOS管的输入极，所述第二可控元件的第二端为所述第二MOS管的输出极，所述第二可控元件的控制端为所述第二MOS管的控制极。

7.根据权利要求6所述的下电保护电路，其特征在于，所述第一MOS管为N型金属-氧化物-半导体场效晶体管NMOS管；

所述第一MOS管的输入极为所述NMOS管的漏极，所述第一MOS管的输出极为所述NMOS管的源极，所述第一MOS管的控制极为所述NMOS管的栅极。

8.根据权利要求6所述的下电保护电路，其特征在于，所述第二MOS管为P型金属-氧化物-半导体场效晶体管PMOS管；

所述第二MOS管的输入极为所述PMOS管的源极，所述第二MOS管的输出极为所述PMOS管的漏极，所述第二MOS管的控制极为所述PMOS管的栅极。

9.根据权利要求1所述的下电保护电路，其特征在于，所述控制器的供电引脚连接至待机电源。

10.一种电子设备，其特征在于，包括：控制器、具有缓存功能的外接模块、以及如权利要求1至9中任一项所述的下电保护电路；其中，所述外接模块包括供电引脚和下电使能引脚。

Images