CN218099922U - 掩膜版、阵列基板及显示面板 - Google Patents

Abstract

本申请涉及显示屏技术领域，公开了一种掩膜版、阵列基板及显示面板。所述掩膜版上设有测试线路及平衡线路，测试线路包括主线路及连接于主线路上的多组支线路，支线路包括输入线路及输出线路，输入线路一端连接于主线路，输出线路的一端与输入线路远离主线路的一端相对且交错设置；平衡线路连通多组支线路的输入线路与输出线路并且用于平衡多条输入线路与多条输出线路之间的电荷，平衡线路的线宽小于曝光机的曝光精度。本申请提供的掩膜版、阵列基板及显示面板，用于解决相关产品制作及使用过程中因静电积累而容易引起静电击伤的技术问题。

Description

掩膜版、阵列基板及显示面板

技术领域

本申请涉及显示屏技术领域，尤其涉及一种掩膜版、阵列基板及显示面板。

背景技术

掩膜版(Photomask)，又称光罩、光掩膜、光刻掩膜版等，是光刻工艺中所使用的图形母板，由不透明的遮光薄膜在透明基板上形成掩膜图形结构，再通过曝光将图形转印到产品基板上。掩膜版应用十分广泛，在设计光刻工艺的领域都需要使用掩膜版，如IC(Integrated Circuit，集成电路)、FPD(Flat Panel Display，平板显示器)、PCB(PrintedCircuit Boards，印刷电路板)、MEMS(Micro Electro Mechanical Systems，微机电系统)等。

掩膜版使用过程中，因不断接触、摩擦或者受环境因素影响，容易产生静电，并且受限于掩膜版自身结构限制，此部分静电无法随时导出并且会不断积累，达到一定电压差值时就会在相邻的金属线路上放电，严重时就会将图形线路击伤，导致掩膜版报废无法使用。

实用新型内容

本申请的目的在于提供一种掩膜版、阵列基板及显示面板，用于解决相关产品制作及使用过程中因静电积累而容易引起静电击伤的技术问题。

第一方面，本申请提供了一种掩膜版，所述掩膜版上设有测试线路及平衡线路，所述测试线路包括主线路及连接于所述主线路上的多组支线路，所述支线路包括输入线路及输出线路，所述输入线路一端连接于所述主线路，所述输出线路的一端与所述输入线路远离所述主线路的一端相对且交错设置；

所述平衡线路连通多组所述支线路的输入线路与输出线路并且用于平衡多条所述输入线路与多条所述输出线路之间的电荷，所述平衡线路的线宽小于曝光机的曝光精度。

在一实施例中，所述平衡线路的线宽为0.5μm-1μm。

在一实施例中，多组所述支线路平行设置于所述主线路的一侧。

在一实施例中，所述支线路包括第一类支线路及第二类支线路，所述第一类支线路中所述输入线路的长度大于所述输出线路的长度，所述第二类支线路中所述输入线路的长度小于所述输出线路的长度，并且所述第一类支线路与所述第二类支线路交替设置。

在一实施例中，所述平衡线路为直线型结构。

在一实施例中，所述平衡线路与所述输入线路、所述输出线路垂直交叉设置。

在一实施例中，所述掩膜版上设有多组测试线路，每组所述测试线路均与一条相应的平衡线路对应连接。

在一实施例中，多组所述测试线路交错设置。

本申请提供的掩膜版，一方面，掩膜版上设有测试线路及平衡线路，测试线路包括主线路及多组支线路，支线路包括输入线路及输出线路，其中，平衡线路连通多组支线路的输入线路及输出线路，并且用于平衡多条输入线路及多条输出线路之间的电荷，这样，掩膜版使用过程中，当输入线路与输出线路上静电积累程度不同时，高静电积累线条上的电荷可通过平衡线路转移至低静电积累线条上，使得多条输入线路与多条输出线路能够保持电压平衡，从而能够解决因单条线路静电积累过高、相邻线路之间静电差过大所引起的静电击伤问题。另一方面，平衡线路的线宽小于曝光机的曝光精度，利用掩膜版加工阵列基板等产品时，曝光设备无法识别平衡线路，从而平衡线路不会形成于最终基板产品上，也即不会影响基板产品上的测试图形。

第二方面，本申请提供了一种阵列基板，所述阵列基板上设有测试图形，所述测试图形利用如第一方面中所述的掩膜版进行光刻而成。

本申请提供的阵列基板上设有测试图形，测试图形利用如第一方面中的掩膜版制作而成，由于掩膜版上设有平衡线路，平衡线路能够用于平衡线路之间的电荷以解决掩膜版的静电击伤问题，也即掩膜版上测试线路可靠性较高，从而利用该掩膜版能够正常制作阵列基板并且阵列基板可靠性也较高。

第三方面，本申请提供了一种显示面板，所述显示面板包括如第二方面中的阵列基板。

本申请提供的显示面板包括如第二方面中的阵列基板，并且阵列基板利用如第一方面中的掩膜版制作而成，由于对应掩膜版及阵列基板可靠性较高，从而对应的显示面板可靠性也较高。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的测试线路及平衡线路的结构示意图之一；

图2为本申请实施例提供的测试线路及平衡线路的结构示意图之二。

主要元件符号说明：

1、测试线路；11、主线路；12、输入线路；13、输出线路；

2、平衡线路。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以是直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请说明书中描述的参考“一个实施例”、“一些实施例”或“实施例”意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。此外，在一个或多个实施例中，可以以任何合适的方式组合特定的特征、结构或特性。

相关技术中，阵列基板上设有IC连接部，并且IC连接部需要设置测试图形，以检测IC连接部能否正常使用。制作阵列基板的测试图形时，需要利用到掩膜版，其中，掩膜版上设计有对应的测试线路。

掩膜版是对匀胶铬版经过光绘加工后的产品，由玻璃基片、铬层、氧化铬层和光刻胶层构成。当有效波长作用到光刻胶上，发生化学反应，再经过显影之后，曝光部分的光刻胶会被分解、脱掉、直接显露出下层的铬层(阻挡光层)，形成具体图形，也就是本申请实施例中所述的测试线路。

测试线路通常包括多根长短不一且密集分布的数据线，掩膜版使用过程中，不同长短的数据线上静电积累不同，并且高静电的线条会对周围同层低静电的线条进行放电(如图1中箭头A所示的两条线路之间)，造成静电击伤。静电击伤会对半导体层造成不可挽回的损失，导致半导体的性能出现偏移，轻微的静电击伤会影响掩膜版的使用性能，使得不良产品无法通过测试检出，导致产品良率下降；严重的静电击伤会造成掩膜版损坏，使得掩膜版无法正常使用。

为了改善至少部分上述问题，第一方面，本申请提供了一种掩膜版，通过改进掩膜版自身结构，以解决因静电积累引起的静电击伤问题。

如图1所示，本申请提供的掩膜版上设有测试线路1及平衡线路2。测试线路1包括主线路11及连接于所述主线路11上的多组支线路，支线路包括输入线路12及输出线路13，输入线路12的一端连接于主线路11，输出线路13的一端与输入线路12远离主线路11的一端相对且交错设置。其中，交错设置意为输入线路12与输出线路13相对的一端，在与支线路延伸方向相垂直方向上的投影部分重合。

如图1所示，平衡线路2连通多组支线路的输入线路12与输出线路13并且用于平衡多条输入线路12与多条输出线路13之间的电荷，平衡线路2的线宽小于曝光机的曝光精度。

上述掩膜版使用过程中，输入线路12及输出线路13上会积累静电。根据线路长度不同，静电积累程度也不同，长线路上积累电荷多于短线路上积累电荷。

本申请提供的掩膜版，一方面，掩膜版上设有测试线路1及平衡线路2，测试线路1包括主线路11及多组支线路，支线路包括输入线路12及输出线路13，其中，平衡线路2连通多组支线路的输入线路12及输出线路13，并且用于平衡多条输入线路12及多条输出线路13之间的电荷，这样，掩膜版使用过程中，当输入线路12与输出线路13上静电积累程度不同时，高静电积累线条上的电荷可通过平衡线路2转移至低静电积累线条上，使得多条输入线路12与多条输出线路13能够保持电压平衡，从而能够解决因单条线路静电积累过高、相邻线路之间静电差过大所引起的静电击伤问题。另一方面，平衡线路2的线宽小于曝光机的曝光精度，利用掩膜版加工阵列基板等产品时，曝光设备无法识别平衡线路2，从而平衡线路2不会形成于最终基板产品上，也即不会影响基板产品上的测试图形。

需要说明的是，应用于基板产品上时，输入线路12连接于主线路11，主要用于输入电流，输出线路13用于连接IC的的焊盘，以将电流输入至IC，输入线路12与输出线路13同层为分离结构，并且相邻层上设有用于连接两者的半导体层，由于此部分内容与本申请发明点无关，在此不再赘述。

可以理解，本申请实施例以测试线路1作为说明对象，但上述设计不局限于测试线路1这一种类型的线路设计，实际应用中，密集线路的设计均可依照上述设计思路进行设计及改进。

平衡线路2的线宽需要小于预设宽度，具体地，需要小于曝光机的曝光精度。

常用曝光机的精度通常为1.5μm，基于此，本申请实施例中，平衡线路2的线宽为0.5μm-1μm。

可以理解，在一些实施例中，可根据曝光机实际曝光精度，更改平衡线路2的线宽。

多组支线路均连接于主线路11上，为优化测试线路1结构、减少测试线路1占用空间，本申请实施例中，如图1所示，多组支线路平行设置于主线路11的一侧。

进一步地，支线路包括第一类支线路及第二类支线路，第一支线路中输入线路12的长度大于输出线路13的长度，第二类支线路中输入线路12的长度小于输出线路13的长度，并且第一类支线路与第二类支线路交替设置。采用上述设计，一方面，测试线路1结构合理，有利于进一步降低测试线路1占用空间；另一方面，不同长度的线路交替设置，电荷转移路径简单，从而有利于提高平衡线路2的静电平衡效果。

需要说明的是，如图1所示，输入线路12包括长线路及短线路，由于所有输入线路12均连接于主线路11上，这样，设计平衡线路2时，平衡线路2连通较长的输入线路12及输出线路13，即可使所有输入线路12与输出线路13实现连通。

为降低平衡线路2的制作难度，本申请实施例中，如图1所示，平衡线路2为直线型结构。

本申请实施例中，如图1所示，平衡线路2与输入线路12、输出线路13垂直交叉设置。采用上述设计，一方面，平衡线路2连接于输入线路12及输出线路13上时，位置一致，从而电荷转移路径简单，有利于进一步提高平衡线路2的静电平衡效果；另一方面，测试线路1与平衡线路2设计规则，制作方便，不易出现线路连接问题。

根据待测试IC及基板产品设计不同，掩膜版上可对应设置一组或多组测试线路1。

本申请提供的一个实施例中，掩膜版上设有多组测试线路1，每组测试线路1均与一条相应的平衡线路2对应连接。

进一步地，为优化测试线路1结构，降低测试线路1占用空间，多组测试线路1交错设置。受限于IC连接部结构，一组测试线路1中，相邻的支线路之间存在一定间隔，本申请实施例中，交错设置意为其中一组测试线路1的支线路可分布于另一测试线路1的支线路之间的间隔中，交错设置既不影响测试线路1本身结构，还能有效利用空间。

如图2所示，提供了测试线路1a与平衡线路2a，以及测试线路1b与平衡线路2b。其中，测试线路1a包括主线路11a、输入线路12a、输出线路13a，测试线路1b包括输入线路12b、输出线路13b(主线路设置于其它层、未示出)，测试线路1a与测试线路1b交错设置。

综上，本申请提供的掩膜版，通过设置平衡线路2，能够解决因单条线路静电积累过高、相邻线路之间静电差过大所引起的静电击伤问题。进一步地，通过改进平衡线路2结构，能够降低平衡线路2制作难度、提高平衡线路2使用效果。进一步地，通过优化测试线路1结构，能够降低测试线路1制作难度及其占用空间，提升其合理性。

第二方面，本申请还提供了一种阵列基板，阵列基板上设有测试图形，并且测试图形利用第一方面中的掩膜版进行光刻而成。

阵列基板的制作方法具体包括以下步骤：

S1、提供基板；

S2、在基板上依次制作第一金属层、绝缘层、半导体层；

S3：在基板上沉积第二金属层，并制作覆盖第二金属层的光阻层；

S4、利用掩膜版对光阻层进行曝光显影，形成光阻图案；

S5、对第二金属层进行蚀刻处理，形成测试图形，其中，测试图形与掩膜版上测试线路1一致。然后，去除光阻层。

可以理解，利用不同掩膜版，能够制作不同的测试图形，具体可根据实际需要进行设计。

本申请提供的阵列基板上设有测试图形，测试图形利用如第一方面中的掩膜版制作而成，由于掩膜版上设有平衡线路2，平衡线路2能够用于平衡线路2之间的电荷以解决掩膜版的静电击伤问题，也即掩膜版上测试线路1可靠性较高，从而利用该掩膜版能够正常制作阵列基板并且阵列基板可靠性也较高。

第三方面，本申请还提供了一种显示面板，显示面板包括如第二方面中的阵列基板。

可以理解，显示面板还包括背光源、CF基板等结构，此部分为现有设计，在此不再赘述。

本申请提供的显示面板包括如第二方面中的阵列基板，并且阵列基板利用如第一方面中的掩膜版制作而成，由于对应掩膜版及阵列基板可靠性较高，从而对应的显示面板可靠性也较高。

以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种掩膜版，其特征在于，所述掩膜版上设有测试线路及平衡线路，所述测试线路包括主线路及连接于所述主线路上的多组支线路，所述支线路包括输入线路及输出线路，所述输入线路一端连接于所述主线路，所述输出线路的一端与所述输入线路远离所述主线路的一端相对且交错设置；

所述平衡线路连通多组所述支线路的输入线路与输出线路并且用于平衡多条所述输入线路与多条所述输出线路之间的电荷，所述平衡线路的线宽小于曝光机的曝光精度。

2.根据权利要求1所述的掩膜版，其特征在于，所述平衡线路的线宽为0.5μm-1μm。

3.根据权利要求1或2所述的掩膜版，其特征在于，多组所述支线路平行设置于所述主线路的一侧。

4.根据权利要求3所述的掩膜版，其特征在于，所述支线路包括第一类支线路及第二类支线路，所述第一类支线路中所述输入线路的长度大于所述输出线路的长度，所述第二类支线路中所述输入线路的长度小于所述输出线路的长度，并且所述第一类支线路与所述第二类支线路交替设置。

5.根据权利要求3所述的掩膜版，其特征在于，所述平衡线路为直线型结构。

6.根据权利要求5所述的掩膜版，其特征在于，所述平衡线路与所述输入线路、所述输出线路垂直交叉设置。

7.根据权利要求1或2所述的掩膜版，其特征在于，所述掩膜版上设有多组测试线路，每组所述测试线路均与一条相应的平衡线路对应连接。

8.根据权利要求7所述的掩膜版，其特征在于，多组所述测试线路交错设置。

9.一种阵列基板，其特征在于，所述阵列基板上设有测试图形，所述测试图形利用如权利要求1-8中任一项所述的掩膜版进行光刻而成。

10.一种显示面板，其特征在于，所述显示面板包括如权利要求9所述的阵列基板。

Images