CN218040770U - 用于失效芯片的过流保护电路 - Google Patents

Abstract

本公开的实施例提供一种用于失效芯片的过流保护电路。该过流保护电路包括：分压电路。其中，分压电路耦接失效定位机台的第一检测端和失效芯片的第一失效引脚。失效定位机台用于定位失效芯片的失效位置。

Description

用于失效芯片的过流保护电路

技术领域

本公开的实施例涉及电路技术领域，具体地，涉及用于失效芯片的过流保护电路。

背景技术

对失效芯片进行缺陷检测时可采用光束诱发阻抗值变化测试(optical beaminduced resistance change，OBIRCH)检测的方式来进行检测。OBIRCH检测的工作原理如下:以激光束在失效芯片表面扫描，激光束的部分能量被失效芯片吸收转化为热量，造成被扫瞄区域温度变化。若失效芯片的金属互连区域存在缺陷或者空洞(这些区域附近的热量传导不同于其它的完整区域)，则这些区域引起的温度变化会不同，从而造成金属电阻值改变ΔR。如果在扫描同时对互连区域施加恒定电压，则可检测到互连区域的电流值的变化量ΔI＝(ΔR/R)I。其中，R表示金属电阻值，I表示互连区域的电流值。根据上式，可将热量引起的电阻变化和电流变化联系起来。可将电流变化的大小转为所成像的像素亮度并记录。将像素的位置和电流发生变化时雷射扫描到的位置重迭成像。如此，就可以产生OBIRCH影像来定位失效芯片的缺陷。

OBIRCH检测常用于芯片内部高阻抗及低阻抗分析及线路漏电路径分析。利用OBIRCH检测，可以有效地对失效芯片中的缺陷(如金属线中的空洞、通孔下的空洞，通孔底部高电阻区等)进行定位，也能有效的检测短路或漏电。

实用新型内容

本文中描述的实施例提供了一种用于失效芯片的过流保护电路。

根据本公开的第一方面，提供了一种用于失效芯片的过流保护电路。该过流保护电路包括：分压电路。其中，分压电路耦接失效定位机台的第一检测端和失效芯片的第一失效引脚。失效定位机台用于定位失效芯片的失效位置。

在本公开的一些实施例中，分压电路包括第一电阻器。第一电阻器的第一端耦接失效定位机台的第一检测端。第一电阻器的第二端耦接失效芯片的第一失效引脚。

在本公开的一些实施例中，失效定位机台向失效芯片施加的检测电压根据第一电阻器的电阻值来设置。

在本公开的一些实施例中，失效芯片的第二失效引脚耦接失效定位机台的第二检测端。

在本公开的一些实施例中，失效芯片的失效原因包括短路。

在本公开的一些实施例中，失效定位机台包括光束诱发阻抗值变化测试机器。

在本公开的一些实施例中，失效定位机台能够对失效芯片施加的检测电压大于或者等于最小检测电压。

在本公开的一些实施例中，分压电路的分压下限值根据最小检测电压和失效芯片的最大承受电压来确定。

在本公开的一些实施例中，最小检测电压为0.01V。

在本公开的一些实施例中，失效芯片的第一失效引脚与第二失效引脚之间的短路阻抗小于1欧姆。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是使用失效定位机台对失效芯片进行失效定位的示意图；

图2是使用失效定位机台和根据本公开的实施例的过流保护电路对失效芯片进行失效定位的示意图；以及

图3是使用失效定位机台和根据本公开的实施例的过流保护电路对失效芯片进行失效定位的另一示意图。

在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

图1示出使用失效定位机台120对失效芯片110进行失效定位的示意图。失效定位机台120的第一检测端P1耦接失效芯片110的第一失效引脚A。失效定位机台120的第二检测端P2耦接失效芯片110的第二失效引脚B。在一个示例中，在失效芯片110的第一失效引脚A与第二失效引脚B之间出现短路现象。第一失效引脚A与第二失效引脚B之间的电路的等效电阻被示出为电阻器R1。失效定位机台120可采用OBIRCH检测的方式在第一失效引脚A与第二失效引脚B之间施加电压，从而使得流过第一失效引脚A与第二失效引脚B之间的电路的检测电流的电流值为I。如上所述，可借助电流的变化量来定位失效芯片110的第一失效引脚A与第二失效引脚B之间的电路的哪个部分存在缺陷。

在采用图1的方式进行失效定位时，本申请的发明人发现失效芯片110会遭到次生损伤，导致无法分析出失效芯片110真正的失效原因。本申请的发明人经过分析发现，导致失效芯片110遭到次生损伤的原因是：失效定位机台120的最小检测电压为0.01V，如果失效芯片110的短路阻抗小于1欧姆(即，电阻器R1的电阻值小于1欧姆)，则流过第一失效引脚A与第二失效引脚B之间的电路的电流会达到几十mA，甚至达到几百mA。这样在失效定位机台120对失效芯片110进行失效分析的过程中可能会造成失效芯片110的次生损伤。

本公开的实施例提出一种用于失效芯片的过流保护电路。图2示出过流保护电路230与失效芯片110和失效定位机台120的连接关系。该过流保护电路230可包括：分压电路231。其中，分压电路231耦接失效定位机台120的第一检测端P1和失效芯片110的第一失效引脚A。分压电路231被配置为通过对失效定位机台120输出的检测电压进行分压来降低失效芯片110的检测电流I。失效芯片110的第二失效引脚B耦接失效定位机台120的第二检测端P2。失效定位机台120用于定位失效芯片110的失效位置。在本公开的一些实施例中，失效定位机台120可以是光束诱发阻抗值变化测试(OBIRCH)机器。在本公开的一些实施例中，失效定位机台120能够输出的检测电压具有下限值。换句话说，失效定位机台120能够对失效芯片110施加的检测电压大于或者等于最小检测电压。在本公开的一些实施例中，OBIRCH机器的最小检测电压为0.01V。

在本公开的一些实施例中，失效芯片110的失效原因可包括第一失效引脚A与第二失效引脚B之间出现短路。在实际应用中，失效芯片110的第一失效引脚A与第二失效引脚B之间的短路阻抗可能小于1欧姆。

在本公开的一些实施例中，分压电路231的分压下限值可根据失效定位机台120的最小检测电压和失效芯片110的最大承受电压来确定。例如，在失效定位机台120的最小检测电压为V1min，失效芯片110的最大承受电压V2max的情况下，分压电路231至少需要能够分压V1min-V2max。

图3示出了分压电路231的示例性电路图。在图3的示例中，分压电路231可包括第一电阻器R2。第一电阻器R2的第一端耦接失效定位机台120的第一检测端P1。第一电阻器R2的第二端耦接失效芯片110的第一失效引脚A。在本公开的一些实施例中，失效定位机台120向失效芯片110施加的检测电压可根据第一电阻器R2的电阻值来设置。在本公开的一些实施例中，可将第一电阻器R2的电阻值设置成大于(V1min-V2max)/I_limit，其中，V1min表示失效定位机台120的最小检测电压，V2max表示失效芯片110的最大承受电压，I_limit表示失效芯片110的最大承受电流(当失效芯片110的检测电流I超过I_limit时，会对失效芯片110造成次生损伤)。在本公开的另一些实施例中，可将第一电阻器R2的电阻值设置成大于V1min/I_limit-Rmin，其中，V1min表示失效定位机台120的最小检测电压，I_limit表示失效芯片110的最大承受电流，Rmin表示失效芯片110的任意两个失效引脚之间的最小等效电阻。在本公开的再一些实施例中，可根据经验值来将第一电阻器R2的电阻值设置得尽可能大。这样，可通过调节失效定位机台120的检测电压来获得期待的检测电流值。换句话说，不需要让失效定位机台120工作在最小检测电压下。

本领域技术人员应理解，图3中的分压电路231的内部结构是示例性的，还可以通过其他电路来实现分压电路231。本公开的实施例不限制分压电路231的具体实现方式。

综上所述，本申请的发明人发现了失效定位机台在对失效芯片进行失效定位时无法正确定位失效位置的原因。在发现该原因是检测电流过大对失效芯片造成次生损伤之后，本申请的发明人提出了用于失效芯片的过流保护电路。根据本公开的实施例的过流保护电路能够通过分压来降低失效芯片的检测电流，从而避免失效定位机台在对失效芯片进行失效定位时对失效芯片造成的次生损伤。这有利于更好地对失效芯片进行失效定位。此外，根据本公开的实施例的过流保护电路结构简单，且无需改变失效定位机台的内部结构。

附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种用于失效芯片的过流保护电路，其特征在于，所述过流保护电路包括：分压电路，

其中，所述分压电路耦接失效定位机台的第一检测端和所述失效芯片的第一失效引脚，所述失效定位机台用于定位所述失效芯片的失效位置。

2.根据权利要求1所述的过流保护电路，其中，所述分压电路包括第一电阻器，所述第一电阻器的第一端耦接所述失效定位机台的所述第一检测端，所述第一电阻器的第二端耦接所述失效芯片的所述第一失效引脚。

3.根据权利要求2所述的过流保护电路，其中，所述失效定位机台向所述失效芯片施加的检测电压根据所述第一电阻器的电阻值来设置。

4.根据权利要求1所述的过流保护电路，其中，所述失效芯片的第二失效引脚耦接所述失效定位机台的第二检测端。

5.根据权利要求1所述的过流保护电路，其中，所述失效芯片的失效原因包括短路。

6.根据权利要求1所述的过流保护电路，其中，所述失效定位机台包括光束诱发阻抗值变化测试机器。

7.根据权利要求1或6所述的过流保护电路，其中，所述失效定位机台能够对所述失效芯片施加的检测电压大于或者等于最小检测电压。

8.根据权利要求7所述的过流保护电路，其中，所述分压电路的分压下限值根据所述最小检测电压和所述失效芯片的最大承受电压来确定。

9.根据权利要求7所述的过流保护电路，其中，所述最小检测电压为0.01V。

10.根据权利要求4所述的过流保护电路，其中，所述失效芯片的所述第一失效引脚与所述第二失效引脚之间的短路阻抗小于1欧姆。

Images