CN218004865U - 一种p-GaN氮化镓基晶体管结构 - Google Patents
一种p-GaN氮化镓基晶体管结构 Download PDFInfo
- Publication number
- CN218004865U CN218004865U CN202222196141.8U CN202222196141U CN218004865U CN 218004865 U CN218004865 U CN 218004865U CN 202222196141 U CN202222196141 U CN 202222196141U CN 218004865 U CN218004865 U CN 218004865U
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- gallium nitride
- cap layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开了一种p‑GaN氮化镓基晶体管结构，包括：衬底、缓冲层、GaN层及AlGaN层，在所述AlGaN层上还设有源极、漏极和p‑GaN帽层；所述p‑GaN帽层上设有栅极，所述p‑GaN帽层和所述栅极之间至少设有一层绝缘层。通过在p‑GaN帽层与栅极之间增加了一层绝缘层，使得本实用新型提供的氮化镓基晶体管具有更高的导通电压与击穿电压，让该晶体管在工作时栅极和源极之间的工作电压即使发生波动也无法达到上述的导通电压与击穿电压，可以避免栅极和源极之间的击穿问题，提高晶体管工作时的稳定性，特别是氮化镓基晶体管中，可以避免由于击穿导致的不可逆的永久损坏。
Description
技术领域
本实用新型涉及半导体领域，尤其涉及一种p-GaN氮化镓基晶体管结构。
背景技术
高电子迁移率晶体管(High electron mobility transistor,HEMT)，也称调制掺杂场效应管(modulation-doped FET,MODFET)是场效应晶体管的一种，它使用两种具有不同能隙的材料形成异质结，形成二维电子气沟道(2DEG)，而不像金属氧化物半导体场效应管那样，直接使用离子掺杂形成导电沟道。而近年来发展的氮化镓高电子迁移率晶体管(GaN HEMTs)则凭借其良好的高频特性吸引了大量关注。
如图1所示，图1为现有的氮化镓高电子迁移率晶体管器件结构，其通常作为常关型开关，也即采用p-GaN帽层来耗尽正下方沟道的二维电子气，当晶体管在工作时，栅极和源极之间的电压通常在工作电压范围内跳动，例如，栅极和源极之间的工作电压在1V-5V之间，6V为晶体管的导通电压，10V则为击穿电压，工作时需要保持栅极和源极之间的电压低于导通电压，同时也要防止大于击穿电压导致晶体管的击穿造成的永久损坏，但是，面对栅极和源极之间的电压不稳定性，例如会有电压的波动，现有的氮化镓高电子迁移率晶体管对应的导通电压与击穿电压较低，在电压波动的情况下容易导致栅极和源极无法导通或击穿的问题。
实用新型内容
本实用新型提供了一种p-GaN氮化镓基晶体管结构，旨在解决现有的氮化镓晶体管中导通电压与击穿电压较低容易导致器件导通或击穿的问题。
根据本申请实施例，提供了一种p-GaN氮化镓基晶体管结构，自下而上依次包括：
衬底、缓冲层、GaN层及AlGaN层，在所述AlGaN层上还设有源极、漏极和p-GaN帽层；
所述p-GaN帽层上设有栅极，所述p-GaN帽层和所述栅极之间至少设有一层绝缘层。
优选地，所述绝缘层设有至少一层，所有所述绝缘层位于所述p-GaN帽层和所述栅极之间。
优选地，所述绝缘层与所述p-GaN帽层之间还设置有n-GaN层，所述栅极、绝缘层、n-GaN层及所述p-GaN帽层依次叠层设置。
优选地，所述绝缘层与所述p-GaN帽层之间还设置有无掺杂GaN层，所述栅极、绝缘层、无掺杂GaN层及所述p-GaN帽层依次叠层设置。
优选地，所述绝缘层包覆所述p-GaN帽层的外周侧。
优选地，所述绝缘层包覆所述p-GaN帽层、源极和漏极的外周侧，且所述源极和所述漏极区域开设有接触孔。
与现有技术相比，本实用新型提供的一种p-GaN氮化镓基晶体管结构具有以下有益效果：
1、通过在p-GaN帽层与栅极之间增加了一层绝缘层，使得本实用新型提供的氮化镓基晶体管具有更高的导通电压与击穿电压，让该晶体管在工作时栅极和源极之间的工作电压即使发生波动也无法达到上述的最大导通电压与击穿电压，可以避免栅极和源极之间的击穿问题，提高晶体管工作时的稳定性，特别是氮化镓基晶体管中，可以避免由于击穿导致的不可逆的永久损坏。
2、通过设置多层绝缘层叠加，使得晶体管具有更高的导通电压与击穿电压。
3、通过在绝缘层与p-GaN帽层之间设置n-GaN层或无掺杂的GaN层，形成反向PN结，以通过反向PN结的结构提高栅极的击穿电压。
附图说明
为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中氮化镓晶体管结构的结构示意图。
图2是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构的结构示意图。
图3是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构一种变形实施例的结构示意图。
图4是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构中栅极和源极之间的等效电路示意图。
图5是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构又一种变形实施例的结构示意图。
图6是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构又一种变形实施例的结构示意图。
图7是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构又一种变形实施例的结构示意图。
图8是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构又一种变形实施例的结构示意图。
图9是本实用新型第一实施例提供的一种p-GaN氮化镓基晶体管结构在测试中的曲线图。
标号说明:
1、衬底、2、缓冲层；3、GaN层；4、AlGaN层；5、源极；6、漏极；7、p-GaN帽层；8、栅极；
91、绝缘层；92、n-GaN层；93、无掺杂GaN层；100、接触孔。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图2，本实用新型第一实施例公开了一种p-GaN氮化镓基晶体管结构，自下而上依次包括：
衬底1、缓冲层2、GaN层3及AlGaN层4，在所述AlGaN层4上还设有源极5、漏极6和p-GaN帽层7。
所述p-GaN帽层7上设有栅极8，所述p-GaN帽层7和所述栅极8之间至少设有一层绝缘层91。
所述绝缘层91位于所述p-GaN帽层7和所述栅极8之间，且所述绝缘层91覆盖所述p-GaN帽层7在所述栅极8的一侧表面。
可选地，作为一种实施例，所述绝缘层91的层数可以为2、3或者多层，多个绝缘层91依次叠层设置于所述p-GaN帽层7和所述栅极8之间，例如，图2中的绝缘层91为1层，图3中的绝缘层91为2层。
可以理解，如图4所示，所述绝缘层91等效于在栅极8和源极5之间增加了一个电容，使得晶体管的导通电压与击穿电压升高。例如，增设绝缘层91后，导通电压的6V及击穿电压的10V可提高至40V-50V，即使在晶体管工作时，栅极8和源极5之间的工作电压即使发生波动也无法达到上述的40V-50V，可以避免栅极8和源极5之间的导通和击穿问题，提高晶体管工作时的稳定性，特别是氮化镓基晶体管中，可以避免由于击穿导致的不可逆的永久损坏。
可以理解，当绝缘层91的层数越多，也即绝缘层91的厚度越大时，晶体管的导通电压与击穿电压就越大。
可选地，请参阅图5，作为又一种实施例，所述绝缘层91与所述p-GaN帽层7之间还设置有n-GaN层92，所述栅极8、绝缘层91、n-GaN层92及所述p-GaN帽层7依次叠层设置。
可以理解，通过在绝缘层91与p-GaN帽层7之间设置n-GaN层92，以通过n-GaN层92p-GaN帽层7之间形成反向PN结，以通过反向PN结的结构提高栅极的击穿电压。
可选地，请参阅图6，作为又一种实施例，所述绝缘层91与所述p-GaN帽层7之间还设置有无掺杂GaN层93(undopedGaN)，所述栅极8、绝缘层91、无掺杂GaN层93及所述p-GaN帽层7层依次叠层设置。以通过无掺杂GaN层93形成反向PN结。
可选地，请参阅图7，作为又一种实施例，所述绝缘层91的数量为一层，该绝缘层91包覆所述p-GaN帽层7的外周侧。
可选地，请参阅图8，作为又一种实施例，所述绝缘层91包覆所述p-GaN帽层7、源极5和漏极6的外周侧，且所述源极5和所述漏极7区域开设有接触孔100。所述接触孔100通过刻蚀的方式，在成型绝缘层91后通过刻蚀形成接触孔100，便于注入金属。
可以理解，在本实施例中，所述衬底包括任何底层材质，其上可形成装置，电路，外延层或半导体。一般来说，基底可用以定义位于半导体装置底下的层，或者是形成半导体装置的基层。基底可包括硅、掺杂硅(doped silicon)、锗、硅锗(silicon germanium)、半导体复合物(semiconductor compound)，或其他半导体材质的一或任何组合。
可以理解，在本实施例中，所述绝缘层一般采用二氧化硅或氮化硅形成。
请参阅图9，本实用新型提供的p-GaN氮化镓晶体管在测试中的曲线图，其反应的是Vgate栅压对MOSFET转移特性的调控曲线，Ig是栅极电流，Id是漏极电流，gm是跨导(Id对Vgate的求导，即斜率)，图中可以看出，漏极电流从0开始上升的转折点(如图9中Vth线与Id线的交点)，也即为晶体管导通时，对应的导通电压(Vgate)已经从现有的10V直接抬升到了20V以上(图9中为约26V左右)，即具有更高的导通电压与击穿电压。
与现有技术相比，本实用新型提供的一种p-GaN氮化镓基晶体管结构具有以下有益效果：
1、通过在p-GaN帽层与栅极之间增加了一层绝缘层，使得本实用新型提供的氮化镓基晶体管具有更高的导通电压与击穿电压，让该晶体管在工作时栅极和源极之间的工作电压即使发生波动也无法达到上述的导通电压与击穿电压，可以避免栅极和源极之间的导通和击穿问题，提高晶体管工作时的稳定性，特别是氮化镓基晶体管中，可以避免由于击穿导致的不可逆的永久损坏。
2、通过设置多层绝缘层叠加，使得晶体管具有更高的导通电压与击穿电压。
3、通过在绝缘层与p-GaN帽层之间设置n-GaN层或无掺杂的GaN层，形成反向PN结，以通过反向PN结的结构提高栅极的击穿电压。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。
Claims (6)
1.一种p-GaN氮化镓基晶体管结构，其特征在于:自下而上依次包括：
衬底、缓冲层、GaN层及AlGaN层，在所述AlGaN层上还设有源极、漏极和p-GaN帽层；
所述p-GaN帽层上设有栅极，所述p-GaN帽层和所述栅极之间至少设有一层绝缘层。
2.根据权利要求1所述的一种p-GaN氮化镓基晶体管结构，其特征在于：所述绝缘层设有至少一层，所有所述绝缘层位于所述p-GaN帽层和所述栅极之间。
3.根据权利要求1所述的一种p-GaN氮化镓基晶体管结构，其特征在于：所述绝缘层与所述p-GaN帽层之间还设置有n-GaN层，所述栅极、绝缘层、n-GaN层及所述p-GaN帽层依次叠层设置。
4.根据权利要求1所述的一种p-GaN氮化镓基晶体管结构，其特征在于：所述绝缘层与所述p-GaN帽层之间还设置有无掺杂GaN层，所述栅极、绝缘层、无掺杂GaN层及所述p-GaN帽层依次叠层设置。
5.根据权利要求1所述的一种p-GaN氮化镓基晶体管结构，其特征在于：所述绝缘层包覆所述p-GaN帽层的外周侧。
6.根据权利要求1所述的一种p-GaN氮化镓基晶体管结构，其特征在于：所述绝缘层包覆所述p-GaN帽层、源极和漏极的外周侧，且所述源极和所述漏极区域开设有接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222196141.8U CN218004865U (zh) | 2022-08-18 | 2022-08-18 | 一种p-GaN氮化镓基晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222196141.8U CN218004865U (zh) | 2022-08-18 | 2022-08-18 | 一种p-GaN氮化镓基晶体管结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218004865U true CN218004865U (zh) | 2022-12-09 |
Family
ID=84326225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222196141.8U Active CN218004865U (zh) | 2022-08-18 | 2022-08-18 | 一种p-GaN氮化镓基晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218004865U (zh) |
-
2022
- 2022-08-18 CN CN202222196141.8U patent/CN218004865U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11437485B2 (en) | Doped gate dielectrics materials | |
| US9520491B2 (en) | Electrodes for semiconductor devices and methods of forming the same | |
| US10553712B2 (en) | High-electron-mobility transistor (HEMT) | |
| US10204998B2 (en) | Heterostructure device | |
| US9397208B2 (en) | Compound semiconductor device | |
| KR101562879B1 (ko) | 반도체 장치 | |
| US9087704B2 (en) | Semiconductor devices and methods of manufacturing the semiconductor device | |
| JP2020053585A (ja) | 窒化物半導体装置及びその製造方法 | |
| GB2564482A (en) | A power semiconductor device with a double gate structure | |
| US20080308813A1 (en) | High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate | |
| US20110309372A1 (en) | Enhancement-mode hfet circuit arrangement having high power and a high threshold voltage | |
| US9231093B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| US20230299190A1 (en) | Iii-nitride devices including a depleting layer | |
| TW201421648A (zh) | 半導體裝置 | |
| Lei et al. | An interdigitated GaN MIS-HEMT/SBD normally-off power switching device with low ON-resistance and low reverse conduction loss | |
| CN111312815B (zh) | GaN基功率晶体管结构及其制备方法 | |
| KR100770132B1 (ko) | 질화물계 반도체 소자 | |
| CN103314438A (zh) | 氮化物系半导体装置 | |
| CN218004865U (zh) | 一种p-GaN氮化镓基晶体管结构 | |
| US20130146888A1 (en) | Monolithic semiconductor device and method for manufacturing the same | |
| JP2010165896A (ja) | 半導体装置及びその製造方法 | |
| US11721751B2 (en) | HEMT and method of fabricating the same | |
| CN115172444A (zh) | 一种p-GaN氮化镓基晶体管结构 | |
| Kim et al. | Normally-off operation of Al 2 O 3/GaN MOSFET based on AlGaN/GaN heterostructure with p-GaN buffer layer | |
| JP2021086965A (ja) | ダイオード、ダイオードの製造方法および電気機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |