CN217985024U - 一种射频开关电路 - Google Patents

Abstract

一种射频开关电路，包括：级联于所述射频输入端口和所述射频输出端口之间的多级晶体管，所述晶体管至少包括第一控制极、第一极和第二极；所述多级晶体管被划分为M组，M为大于或等于2的整数；用于第一控制极的偏置电路，用于对各晶体管的第一控制极提供偏置电压；所述用于第一控制极的偏置电路包括：连接在每组晶体管中各相邻的晶体管的第一控制极节点之间的第一控制极偏置电阻，其中每个晶体管对应有一个第一控制极节点。本申请通过将晶体管划分为多组，并且将用于第一控制极的偏置电路分为多条支路，每条支路用于对一组晶体管进行偏置，从而能够加快射频开关电路的开启与关断之间的切换速度，缩短射频开关电路的开启与关断之间的切换时间。

Description

一种射频开关电路

技术领域

本发明涉及集成电路领域，具体涉及一种射频开关电路。

背景技术

随着无线移动通信技术的不断发展，射频开关也应用也越来越多，射频开关的性能也直接会影响到器件的性能。射频开关是一种通讯领域信号的开关，其具有信号输入端口和信号输出端口，作用是将信号输入端口和信号输出端口导通或断开，从而切换信号通路。隔离度、插入损耗、开关时间、功率处理能力和谐波性能等都是射频开关比较重要的性能指标，可以通过这些指标来评价一个射频开关的好坏。

不妨以开关时间为例，射频开关的开关时间(由导通到关断，或由关断到导通所需要的切换时间)是一个重要性能指标，当开关时间过慢时会直接影响到用户体验；因此，射频开关的开关时间这一性能指标需要不断改进和提升。

发明内容

为了缩短射频开关的切换时间，本申请提出一种射频开关电路，下面具体说明。

根据第一方面，一种实施例提供一种射频开关电路，包括：包括射频输入端口、射频输出端口、级联于所述射频输入端口和所述射频输出端口之间的N级晶体管、栅极偏置电路、体极偏置电路、源漏极偏置电路和控制端组；

所述射频输入端口用于输入射频信号；

所述射频输出端口用于输出射频信号；

所述晶体管包括栅极、体极、第一极和第二极，若第一极为源极时，则第二极为漏极，若第一极为漏极时，则第二极为源极；所述晶体管通过其第一极或第二极与其相邻的晶体管进行级联；N为大于或等于3的整数，或者，N为大于或等于4的整数；所述N级晶体管包括两组晶体管，一组为奇数组晶体管，一组为偶数组晶体管，所述奇数组晶体管由序号为奇数的晶体管构成，所述偶数组晶体管由序号为偶数的晶体管构成，其中所述第一级的晶体管为靠近所述射频输入端口的晶体管，第N级的晶体管为靠近所述射频输出端口的晶体管；

所述栅极偏置电路用于对各晶体管的栅极提供偏置电压；所述栅极偏置电路包括：N个栅极节点和N-2个栅极偏置电阻，每个栅极节点对应一个晶体管；各晶体管的栅极与该晶体管对应的栅极节点直接连接，或者，各晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接；每组晶体管中各相邻的晶体管对应的栅极节点之间连接有所述栅极偏置电阻；

所述体极偏置电路用于对各晶体管的体极提供偏置电压；

所述源漏极偏置电路用于对各晶体管的源极和漏极提供偏置电压；

所述控制端组用于接收控制信号；所述控制信号用于控制所述体极偏置电路、栅极偏置电路和源漏极偏置电路向各晶体管的体极、栅极、源极和漏极所提供的偏置电压，以控制所述晶体管的导通和断开。

一实施例中：

所述体极偏置电路包括：N个体极节点和N-2个体极偏置电阻，每个体极节点对应一个晶体管，每组晶体管中各相邻晶体管对应的体极节点之间连接有所述体极偏置电阻，且各晶体管的体极与该晶体管对应的体极节点直接连接；或者，

所述体极偏置电路包括：N个偏置晶体管，每个晶体管对应有一个所述偏置晶体管；所述偏置晶体管的栅极、体极和第一极都连接于对应的晶体管的栅极节点，所述偏置晶体管的第二极连接于对应级的晶体管的体极；或者，所述偏置晶体管的栅极、体极和第一极都连接于对应晶体管的体极，所述偏置晶体管的第二极连接于对应晶体管的栅极节点。

一实施例中，所述源漏极偏置电路包括：N个源漏极偏置电阻，各晶体管的第一极和第二极之间都连接有所述源漏极偏置电阻。

一实施例中，所述控制端组包括第一控制端，所述栅极偏置电路还包括栅极公共电阻R_GC、支路公共电阻R₃和支路公共电阻R₄；支路公共电阻R₃的一端与第N-1级晶体管对应的栅极节点连接，支路公共电阻R₄的一端与第N级晶体管对应的栅极节点连接，支路公共电阻R₃和支路公共电阻R₄的另一端都与栅极公共电阻R_GC的一端连接，栅极公共电阻R_GC的另一端与所述第一控制端连接。

一实施例中，所述控制端组包括第二控制端，所述体极偏置电路还包括体极公共电阻R_BC、支路公共电阻R₇和支路公共电阻R₈；支路公共电阻R₇的一端与第N-1级晶体管对应的体极节点连接，支路公共电阻R₈的一端与第N级晶体管对应的体极节点连接，支路公共电阻R₇和支路公共电阻R₈的另一端都与体极公共电阻R_BC的一端连接，体极公共电阻R_BC的另一端与所述第二控制端连接。

根据第二方面，一种实施例提供一种射频开关电路，包括：

射频输入端口，用于输入射频信号；

射频输出端口，用于输出射频信号；

级联于所述射频输入端口和所述射频输出端口之间的多级晶体管，所述晶体管至少包括第一控制极、第一极和第二极；所述多级晶体管被划分为M组；M为大于或等于2的整数，或者，M为大于或等于3的整数；

用于第一控制极的偏置电路，用于对各晶体管的第一控制极提供偏置电压；所述用于第一控制极的偏置电路包括：连接在每组晶体管中各相邻的晶体管的第一控制极节点之间的第一控制极偏置电阻，其中每个晶体管对应有一个第一控制极节点；

用于第一极和第二极的偏置电路，用于对各晶体管的第一极和第二极提供偏置电压；

控制端组，用于接收控制信号；所述控制信号用于控制各偏置电路向各晶体管的所提供的偏置电压，以控制所述晶体管的导通和断开。

一实施例中，所述晶体管的第一控制极与该晶体管对应的第一控制极节点直接连接，或者，所述晶体管的第一控制极通过一配置电阻与该晶体管对应的第一控制极节点连接。

一实施例中，所述晶体管还包括第二控制极；所述射频开关电路还包括用于第二控制极的偏置电路，用于对各晶体管的第二控制极提供偏置电压。

一实施例中，所述用于第二控制极的偏置电路包括：连接在每组晶体管中各相邻的晶体管的第二控制极之间的第二控制极偏置电阻。

一实施例中，所述用于第二控制极的偏置电路包括：为每个晶体管都分别配置的一个偏置晶体管；其中每一级的晶体管对应一个偏置晶体管；

所述偏置晶体管的第一极、第一控制极和第二控制极都连接于对应级的晶体管的第一控制极节点，所述偏置晶体管的第二极连接于对应级的晶体管的第二控制极；或者，所述偏置晶体管的第一极、第一控制极和第二控制极都连接于对应级的晶体管的第二控制极，所述偏置晶体管的第二极连接于对应级的晶体管的第一控制极节点。

一实施例中，所述用于第一极和第二极的偏置电路包括：连接在各晶体管的第一极和第二极之间的第一二极偏置电阻。

一实施例中，所述控制端组包括第一控制端；

所述用于第一控制极的偏置电路还包括第一控制极公共电阻和M个支路公共电阻；每组最后一个晶体管对应的第一控制极节点都通过一个所述支路公共电阻连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到所述第一控制端；或者，

所述用于第一控制极的偏置电路还包括第一控制极公共电阻；每组最后一个晶体管对应的第一控制极节点都连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到所述第一控制端。

一实施例中，所述控制端组包括第二控制端；

所述用于第二控制极的偏置电路还包括第二控制极公共电阻和M个支路公共电阻；每组最后一个晶体管的第二控制极都通过一个所述支路公共电阻连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述第二控制端；或者，

所述用于第二控制极的偏置电路还包括第二控制极公共电阻；每组最后一个晶体管的第二控制极都连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述第二控制端。

一实施例中，每组晶体管中相邻的两个晶体管之间间隔有M-1个晶体管。

一实施例中，所述多级晶体管为至少三级晶体管、至少四级晶体管或至少五级晶体管。

据上述实施例的射频开关电路，通过将晶体管划分为多组，对应地，也将用于第一控制极的偏置电路分为多条支路，每条支路用于对一组晶体管进行偏置，从而能够加快射频开关电路的开启与关断之间的切换速度，缩短了射频开关电路的开启与关断之间的切换时间。

附图说明

图1为一种实施例的射频开关电路的结构示意图；

图2为一种实施例的射频开关电路的结构示意图；

图3为一种实施例的射频开关电路的结构示意图；

图4为一种实施例的射频开关电路的结构示意图；

图5为一种实施例的射频开关电路的结构示意图；

图6为一种实施例的射频开关电路的结构示意图；

图7为一种实施例的射频开关电路的结构示意图；

图8为一种实施例的射频开关电路的结构示意图；

图9为一种实施例的射频开关电路的结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

如图1和如图2所示，为射频开关的两种实现结构，主体结构由图中晶体管M₁至晶体管M_N这N个晶体管级联而成，再在直流偏置电压1和直流偏置电压2的控制下，通过相关的栅极、体极和源漏极偏置电路，将上述N个晶体管偏置为导通或断开的状态，从而实现射频端口1和射频端口2之间的导通或断开。

射频开关的开关时间或者说切换时间是一个重要性能指标；例如在时分双工(TDD)通信模式下，切换时间过慢直接影响通信质量和用户体验。不妨以图2所示的结构为例，通过改变图2中直流偏置电压1和直流偏置电压2的电压值(直流偏置电压1和直流偏置2为图2所示的射频开关的控制信号)，进而可以改变每个晶体管的栅极和体极的电压，从而实现射频开关由关断到开启的导通状态，以及由导通到关断的状态。射频开关设计中为了减少插入损耗，晶体管M₁到晶体管M_N的尺寸很大，因此栅极寄生电容也很大，再加上栅极偏置电阻R_G的作用，使得晶体管的栅极充电放电时间都比较长，而晶体管的栅极充电放电时间决定射频开关的切换时间；相比栅极，晶体管的体极寄生电容很小，体极的切换比栅极更快，因此体极切换通常不影响总的切换时间。提高射频开关的切换时间的方法可以是：(1)减小图2中晶体管M₁到晶体管M_N的尺寸，从而减小栅极寄生电容，但是晶体管的尺寸减少会影响射频开关的插入损耗；(2)减小栅极偏置电阻R_G的值，但是这会对射频开关的谐波性能造成影响。

基于上述研究和发明，申请人提出一种射频开关电路，下面具体说明。

请参照图3和图4，一些实施例的射频开关电路包括射频输入端口1、射频输出端口2和多级晶体管M₁至M_N；一些实实施例中，N为大于或等于1的整数；一些实施例中，N为大于或等于2的整数；一些实施例中，N为大于或等于3的整数；一些实施例中，N为大于或等于4的整数；一些实施例中，N为大于或等于5的整数；一些实施例中，N为大于或等于6的整数；N的具体数值可以根据射频开关电路在实际应用中的需求来改变和设置。

一些实施例中，晶体管至少包括第一极、第二极和第一控制极。需要说明的是，本申请中的晶体管可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其第一控制极是指双极型晶体管的栅极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其第一控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。一些实施例的射频开关电路还包括用于第一控制极的偏置电路10、用于第一极和第二极的偏置电路30和控制端组50。

一些实施例中，晶体管包括第一极、第二极、第一控制极和第二控制极；一些实施例中，第一控制极和第二控制极可以是相对的；例如一些实施例中，当晶体管为场效应晶体管时，第一控制极可以为栅极，第二控制极则为体极；一些实施例中，当第一控制极为体极，则第二控制极为栅极。一些实施例中的射频开关电路除了包括用于第一控制极的偏置电路10、用于第一极和第二极的偏置电路30和控制端组50外，还可以包括用于第二控制极的偏置电路20。

下面对各电路结构进行一个更详细的说明。

射频输入端口1用于输入射频信号，射频输出端口2用于输出射频信号；而多级晶体管M₁至M_N则级联于射频输入端口1和射频输出端口2之间，具体地，晶体管通过其第一极或第二极与其相邻的晶体管进行级联，可以理解地：对于任意一个晶体管，当其通过第一极与前一级晶体管第一极或第二极连接时，则该晶体管通过其第二极与后一级晶体管第一极或第二极连接；类似地，对于任意一个晶体管，当其通过第二极与前一级晶体管第一极或第二极连接时，则该晶体管通过其第一极与后一级晶体管第一极或第二极连接；当晶体管为第一级的晶体管时——第一级的晶体管为靠近射频输入端口1的晶体管，且其输入极与射频输入端口1连接，输入极为其第一极或第二极，当第一级的晶体管的第一极作为输入极与射频输入端口1连接，则其第二极与第二级的晶体管的第一极或第二极连接，当第一级的晶体管的第二极作为输入极与射频输入端口1连接，则其第一极与第二级的晶体管的第一极或第二极连接；类似地，当晶体管为最后一级的晶体管时——最后一级的晶体管为靠近射频输出端口2的晶体管，且其输出极与射频输出端口2连接，输出极为其第一极或第二极，当最后一级(例如第N级)的晶体管的第一极作为输出极与射频输出端口2连接，则其第二极与倒数第二级(例如第N-1级)的晶体管的第一极或第二极连接，当最后一级(例如第N级)的晶体管的第二极作为输出极与射频输出端口2连接，则其第一极与倒数第二级(例如第N-1级)的晶体管的第一极或第二极连接。

多级晶体管M₁至M_N从射频输入端口1到射频输出端口2结束，依次为第一级晶体管M₁，第二级晶体管M₂，……，第N-1级晶体管M_N-1，第N级晶体管M_N。这N级晶体管可以被划分为M组；一些实施例中，每组晶体管中相邻的两个晶体管之间间隔有M-1个晶体管。一些实施例中M为大于或等于1的整数；一些实施例中，M为大于或等于2的整数；一些实施例中，M为大于或等于3的整数。例如，当M为1时，说明此时只有一组晶体管，这一组晶体管为晶体管M₁至M_N；当M为2时，说明此时有两组晶体管，在每组晶体管中相邻的两个晶体管之间间隔有2-1即1个晶体管的例子中，则此时两组晶体管中一组为奇数组晶体管，一组为偶数组晶体管，奇数组晶体管由序号为奇数的晶体管构成，例如晶体管M₁、晶体管M₃、晶体管M₅等等，偶数组晶体管由序号为偶数的晶体管构成例如晶体管M₂、晶体管M₄、晶体管M₆等等；同一组中相邻的晶体管是指在这一组晶体管的相邻，例如上面两组晶体管的例子中，奇数组晶体管中晶体管M₃和晶体管M₅是相邻的，晶体管M₃和晶体管M₂，或者，晶体管M₃和晶体管M₄并不是同一组中相邻的晶体管，因为晶体管M₃和晶体管M₂不是属于或者说被划分为同一组晶体管，晶体管M₃和晶体管M₄也不是属于或者说被划分为同一组晶体管；类似地，同一组晶体管的第一个晶体管、第二个晶体管或最后一个晶体管等，也是指在同一组晶体管中的排序，例如对于上述奇数组晶体管中，晶体管M₁为该组的第一个晶体管，而对于上述偶数组晶体管而言，晶体管M₂为该组的第一个晶体管。

用于第一控制极的偏置电路10用于对各晶体管(指多级晶体管M₁至M_N)的第一控制极提供偏置电压。

一些实施例中，偏置电路10包括连接在每组晶体管中各相邻的晶体管的第一控制极节点之间的第一控制极偏置电阻；其中每个晶体管对应有一个第一控制极节点。相比例如图2所示的偏置结构，本申请一些实施例中通过将多级晶体管M₁至M_N划分为至少两组，通过在每组晶体管中各相邻的晶体管的第一控制极节点之间连接一个第一控制极偏置电阻的这样结构来实现偏置电路10，可以加快射频开关电路的开启与关断之间的切换速度，缩短了射频开关电路的开启与关断之间的切换时间。一些实施例中，所划分的组越多，所缩短的时间也就越多。

一些实施例中，晶体管的第一控制极与该晶体管对应的第一控制极节点直接连接。

一些实施例中，晶体管的第一控制极通过一配置电阻与该晶体管对应的第一控制极节点连接。通过引入配置电阻，可以调节对应晶体管的电压抬升时间，使得射频开关电路在由关断到开启(即导通)的切换过程中，使得每个晶体管的第一控制极的电压能够同时抬升，当第一控制极的电压超过相应阈值电压后，对应晶体管就会导通，从而使得射频开关电路导通，不需要像例如图2所示的射频开关电路一样等等每个晶体管依次导通；因此通过引入配置电阻，加快了射频开关电路由关断切换到开启从而导通的速度，缩短了射频开关电路由关断切换到开启从而导通的时间。

用于第二控制极的偏置电路20用于对各晶体管(指多级晶体管M₁至M_N)的第二控制极提供偏置电压。

一些实施例中，偏置电路20包括连接在每组晶体管中各相邻的晶体管的第二控制极节点之间的第二控制极偏置电阻；其中每个晶体管对应有一个第二控制极节点；晶体管的第二控制极与该晶体管对应的第二控制极节点直接连接，换句话说，偏置电路20包括连接在每组晶体管中各相邻的晶体管的第二控制极之间的第二控制极偏置电阻。相比例如图2所示的偏置结构，本申请一些实施例中通过将多级晶体管M₁至M_N划分为至少两组，通过在每组晶体管中各相邻的晶体管的第二控制极节点之间连接一个第二控制极偏置电阻的这样结构来实现偏置电路20，可以加快射频开关电路的开启与关断之间的切换速度，缩短了射频开关电路的开启与关断之间的切换时间。一些实施例中，所划分的组越多，所缩短的时间也就越多。

一些实施例中，偏置电路20包括为每个晶体管都分别配置的一个偏置晶体管；其中每一级的晶体管对应一个偏置晶体管。一些实施例中，偏置晶体管的第一极、第一控制极和第二控制极都连接于对应级的晶体管的第一控制极节点，偏置晶体管的第二极连接于对应级的晶体管的第二控制极。一些实施例中，偏置晶体管的第一极、第一控制极和第二控制极都连接于对应级的晶体管的第二控制极，偏置晶体管的第二极连接于对应级的晶体管的第一控制极节点。

通过引入偏置晶体管，可以减小射频开关电路在由导通切换至关断时，各偏置晶体管对应级的晶体管(指多级晶体管M₁至M_N)的体极因为漏电流而导致的电压抬升的幅度。

用于第一极和第二极的偏置电路30用于对各晶体管(指多级晶体管M₁至M_N)的第一极和第二极提供偏置电压。

以上是各偏置电路例如偏置电路10、偏置电路20和偏置电路30的一些说明。

控制端组50用于接收控制信号，控制信号用于控制各偏置电路(例如偏置电路10、偏置电路20和偏置电路30)向各晶体管(指多级晶体管M₁至M_N)的所提供的偏置电压，以控制各晶体管的导通和断开。

一些实施例中，控制端组50包括第一控制端；偏置电路10还包括第一控制极公共电阻和M个支路公共电阻；每组最后一个晶体管对应的第一控制极节点都通过一个所述支路公共电阻连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到所述第一控制端。

一些实施例中，控制端组包括第一控制端；偏置电路10还包括第一控制极公共电阻；每组最后一个晶体管对应的第一控制极节点都连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到所述第一控制端。

一些实施例中，控制端组50包括第二控制端；偏置电路20还包括第二控制极公共电阻和M个支路公共电阻；每组最后一个晶体管对应的第二控制极节点都通过一个所述支路公共电阻连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述第二控制端。

一些实施例中，控制端组50包括第二控制端；偏置电路20还包括第二控制极公共电阻，每组最后一个晶体管对应的第二控制极节点都连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述第一控制端。

一些实施例中，控制端组50包括两个控制端(例如第一控制端和第二控制端)；例如在通过第二控制极偏置电阻来实现偏置电路20的例子中，控制端组50可以包括两个控制端。在控制端组50包括两个控制端的一些实施例中：

用于第一控制极的偏置电路10还包括第一控制极公共电阻和M个支路公共电阻，每组最后一个晶体管对应的第一控制极节点都通过一个所述支路公共电阻连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到其中一个控制端(例如第一控制端)；或者，第一控制极的偏置电路10还包括第一控制极公共电阻，每组最后一个晶体管对应的第一控制极节点都连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到其中一个控制端(例如第一控制端)；

用于第二控制极的偏置电路20还包括第二控制极公共电阻和M个支路公共电阻，每组最后一个晶体管对应的第二控制极节点都通过一个所述支路公共电阻连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到另一个控制端(例如第二控制端)；或者，第二控制极的偏置电路20还包括第二控制极公共电阻，每组最后一个晶体管对应的第二控制极节点都连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述另一个控制端(例如第二控制端)。

一些实施例中，控制端组50包括一个控制端；例如在通过偏置晶体管来实现偏置电路20的例子中，控制端组50可以只包括一个控制端。在控制端组50只包括一个控制端的一些实施例中：用于第一控制极的偏置电路10还包括第一控制极公共电阻和M个支路公共电阻，每组最后一个晶体管对应的第一控制极节点都通过一个所述支路公共电阻连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到控制端；或者，第一控制极的偏置电路10还包括第一控制极公共电阻，每组最后一个晶体管对应的第一控制极节点都连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到控制端。

下面以多级晶体管M₁至M_N所涉及的晶体管为MOS管，并且第一控制极为栅极进行说明；在这样的实施例中，用于第一控制极的偏置电路10实质为栅极偏置电路10，栅极偏置电路10用于对各晶体管(指多级晶体管M₁至M_N中的晶体管)的栅极提供偏置电压；用于第一极和第二极的偏置电路30实质为源漏极偏置电路30，源漏极偏置电路30用于对各晶体管(指多级晶体管M₁至M_N中的晶体管)的源极和漏极提供偏置电压。当晶体管(指多级晶体管M₁至M_N中的晶体管)还包括第二控制极时，则不妨以第二控制极为体极进行说明，在这样的实施例中，用于第二控制极的偏置电路20实质为体极偏置电路20，体极偏置电路20用于对各晶体管(指多级晶体管M₁至M_N中的晶体管)的体极提供偏置电压，下面对各偏置电路进行说明。

一些实施例中，可以将N级晶体管M₁至晶体管M_N划分成多组，不妨以两组为例，当每组相邻的两个晶体管之间间隔有2-1即1个晶体管时，则一组为奇数组晶体管，一组为偶数组晶体管；可以理解地，奇数组晶体管由序号为奇数的晶体管构成，例如晶体管M₁、晶体管M₃、晶体管M₅等，偶数组晶体管由序号为偶数的晶体管构成，例如例如晶体管M₂、晶体管M₄、晶体管M₆等。

一些实施例中，栅极偏置电路10包括：N个栅极节点和N-2个栅极偏置电阻，每个栅极节点对应一个晶体管(指多级晶体管M₁至M_N中的晶体管)，每组晶体管中各相邻的晶体管对应的栅极节点之间连接有一个上述栅极偏置电阻，例如奇数组晶体管中各相邻的晶体管对应的栅极节点之间连接有一个上述栅极偏置电阻，偶数组晶体管中各相邻的晶体管对应的栅极节点之间连接有一个上述栅极偏置电阻；一些实施例中，各晶体管(指多级晶体管M₁至M_N中的晶体管)的栅极与该晶体管对应的栅极节点直接连接；一些实施例中，各晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接。

一些实施例中，体极偏置电路20包括：N个体极节点和N-2个体极偏置电阻，每个体极节点对应一个晶体管(指多级晶体管M₁至M_N中的晶体管)，每组晶体管中各相邻晶体管对应的体极节点之间连接有一个上述体极偏置电阻，各晶体管的体极与该晶体管对应的体极节点直接连接，换句话说，每组晶体管中各相邻晶体管的体极之间连接有一个上述体极偏置电阻；这是通过体极偏置电阻来实现体极偏置电路20的例子。

一些实施例中，体极偏置电路20包括：N个偏置晶体管，每个晶体管对应有一个上述偏置晶体管；一些实施例中，偏置晶体管的栅极、体极和第一极都连接于对应级的晶体管(指多级晶体管M₁至M_N中的晶体管)的栅极节点，偏置晶体管的第二极连接于对应级的晶体管的体极；一些实施例中，偏置晶体管的栅极、体极和第一极都连接于对应级的晶体管的体极，偏置晶体管的第二极连接于对应级的晶体管的栅极节点。

一些实施例中，源漏极偏置电路30包括：N个源漏极偏置电阻，各晶体管(指多级晶体管M₁至M_N中的晶体管)的第一极和第二极之间都连接有一个上述源漏极偏置电阻。

一些实施例中，控制端组50包括第一控制端；栅极偏置电路10还包括栅极公共电阻R_GC、支路公共电阻R₃和支路公共电阻R₄；支路公共电阻R₃的一端与第N-1级晶体管M_N-1对应的栅极节点连接，支路公共电阻R₄的一端与第N级晶体管M_N对应的栅极节点连接，支路公共电阻R₃和支路公共电阻R₄的另一端都与栅极公共电阻R_GC的一端连接，栅极公共电阻R_GC的另一端与第一控制端连接。

一些实施例中，控制端组50包括第二控制端；体极偏置电路20还包括体极公共电阻R_BC、支路公共电阻R₇和支路公共电阻R₈；支路公共电阻R₇的一端与第N-1级晶体管M_N-1对应的体极节点连接，支路公共电阻R₈的一端与第N级晶体管M_N对应的体极节点连接，支路公共电阻R₇和支路公共电阻R₈的另一端都与体极公共电阻R_BC的一端连接，体极公共电阻R_BC的另一端与第二控制端连接。

一些实施例中，控制端组50包括两个控制端(例如第一控制端和第二控制端)；例如在通过体极偏置电阻来实现偏置电路20的例子中，控制端组50可以包括两个控制端。在控制端组50包括两个控制端的一些实施例中：偏置电路10栅极公共电阻R_GC、支路公共电阻R₃和支路公共电阻R₄；支路公共电阻R₃的一端与第N-1级晶体管M_N-1对应的栅极节点连接，支路公共电阻R₄的一端与第N级晶体管M_N对应的栅极节点连接，支路公共电阻R₃和支路公共电阻R₄的另一端都与栅极公共电阻R_GC的一端连接，栅极公共电阻R_GC的另一端与其中一个控制端(例如第一控制端)连接；体极偏置电路20还包括体极公共电阻R_BC、支路公共电阻R₇和支路公共电阻R₈；支路公共电阻R₇的一端与第N-1级晶体管M_N-1对应的体极节点连接，支路公共电阻R₈的一端与第N级晶体管M_N对应的体极节点连接，支路公共电阻R₇和支路公共电阻R₈的另一端都与体极公共电阻R_BC的一端连接，体极公共电阻R_BC的另一端与另一个控制端(例如第二控制端)连接。

图5是一个射频开关电路的例子。

在图5中，R_G1至R_G(N-2)表示N-2个栅极偏置电阻，R_B1至R_B(N-2)表示N-2个体极偏置电阻，R_DS1至R_DSN表示N个源漏极偏置电阻；R_GC表示栅极公共电阻，电阻R₃和电阻R₄表示栅极偏置电路10的两个支路公共电阻；R_BC表示体极公共电阻，电阻R₇和电阻R₈表示体极偏置电路20的两个支路公共电阻。

在图5中，栅极偏置电路10分为两个支路，一路用于对奇数组晶体管的栅极进行偏置，一路用于对偶数组晶体管的栅极进行偏置；类似地，体极偏置电路20分为两个支路，一路用于对奇数组晶体管的体极进行偏置，一路用于对偶数组晶体管的体极进行偏置；在图2所示的结构中，直流偏置电压1需要先对晶体管M_N的栅极完成充放电，再对晶体管M_(N-1)的栅极完成充放电，以此类推，直到最后对晶体管M₁完成充放电；在图5所示的结构中，控制端先对晶体管M_N和晶体管M_(N-1)的栅极完成充放电，再对晶体管M_(N-2)和晶体管M_(N-3)的栅极完成充放电，以此类推，直到最后对晶体管M₁和晶体管M₂的栅极完成充放电；由以上分析可知，栅极偏置电路10分为两个支路可以加快射频开关切换速度，体极偏置电路20分为两个支路可以加快射频开关切换速度。一些实施例中，可以将栅极偏置电路10分为两个支路，而体极偏置电路20仍然只有一个支路，例如为各级的晶体管都配置一个偏置晶体管，或者各相邻晶体管的体极之间都连接有一个体极偏置电阻。

图6是一个射频开关的例子。

相比图5的射频开关电路，图6所示的射频开关电路为每级晶体管M₁至晶体管M_N都配置了一个配置电阻，其中电阻R_GPK为第K级晶体管M_K的配置电阻，K的取值范围为1至N；通过为每级晶体管M₁至晶体管M_N都配置了一个配置电阻，图6的结构能够加快射频开关电路由关断切换到开启从而导通的速度，缩短射频开关电路由关断切换到开启从而导通的时间。一些实施例中，可以将栅极偏置电路10分为两个支路，而体极偏置电路20仍然只有一个支路，例如各相邻晶体管的体极之间都连接有一个体极偏置电阻。

一些实施例中通过引入配置电阻，能够加快射频开关电路由关断切换到开启从而导通的速度，缩短射频开关电路由关断切换到开启从而导通的时间，下面进行分析。

射频开关电路中的各级联的晶体管的源漏极被偏置在零电位，导通和关断主要由栅极电压决定，体极电压由于二阶效应可以忽略；因此栅极电压是否完成切换决定了晶体管是否完成切换。不妨以图2所示的电路结构为例，其由关断到开启的切换过程中，直流偏置电压1由负电压切换到正电压，第N级晶体管M_N栅极电压超过阈值电压后，晶体管M_N导通，由于其他晶体管此时没有导通，因此射频开关电路仍处于关断状态；接下来晶体管M_N-1导通，依次下去，直到晶体管M₁最后导通，这样射频开关电路才导通。而由开启到关断的切换过程中，直流偏置电压1由正电压切换到负电压，晶体管M_N栅极电压低于阈值电压后，晶体管M_N断开，射频开关电路中只要有一级晶体管断开，则整个通路都断开或者说关断。因此，由以上分析可知，射频开关电路由关断到开启需要所有晶体管都导通，开启时间相对较慢，关断时则只需要有一级晶体管断开即可，因此实现关断的时间相对较快。一些实施例中，可以为各级晶体管引入配置电阻，以调节各级晶体管电压抬升时间，根据实际需求，可以对配置电阻R_GP1至配置电阻R_GPN设计出相应的值，从而使得射频开关电路在由关断到开启的切换过程中，使得每级晶体管的栅极电路同时抬升，当每级晶体管的栅极电压超过对应的阈值电压后，各级晶体管都导通，从而使得射频开关电路导通；相比例如图2所示的电路结构，引入配置电阻的射频开关电路不需要像图2的电路结构一样等待每级晶体管依次导通，因此引入配置电阻的射频开关电路能够加快射频开关电路由关断切换到开启从而导通的速度，缩短射频开关电路由关断切换到开启从而导通的时间。

图7是一个射频开关的例子。

相比图5的射频开关电路，图7所示的射频开关电路只有一个控制端，并且为每级晶体管M₁至晶体管M_N都配置了一个偏置晶体管来代替体极偏置电阻，其中偏置晶体管M_Kb为第K级晶体管M_K的偏置晶体管，K的取值范围为1至N。

图8是一个射频开关的例子。

相比图6的射频开关电路，图8所示的射频开关电路只有一个控制端，并且为每级晶体管M₁至晶体管M_N都配置了一个偏置晶体管来代替体极偏置电阻，其中偏置晶体管M_Kb为第K级晶体管M_K的偏置晶体管，K的取值范围为1至N。

图9是一个射频开关的例子，图9中栅极偏置电路10具有两条支路，并且每条支路分别具有一个支路公共栅极电阻R_GC1和R_GC2，这两个电阻R_GC1和R_GC2是连接在中间级的晶体管，并不是连接在最后一级和倒数第二级的晶体管；这两个电阻R_GC1和R_GC2再通过一个共同的公共栅极电阻R_GC3连接到一个控制端；体极偏置电路10也是类似的情况。分析图9所示的射频开关，当其关断时，射频输出端口2的射频电压为0，而其公共电阻R_GC1、R_GC2和R_GC3的两端仍然存在较大射频电压差，例如大约是射频输入端口1的射频电压的一半，这射频电压差的存在会产生射频谐波从而恶化射频开关的谐波性能；而诸如图5至图8所示的射频开关，则不存在图9所述的恶化射频开关谐波性能的问题。

本文参照了各种示范实施例进行说明。然而，本领域的技术人员将认识到，在不脱离本文范围的情况下，可以对示范性实施例做出改变和修正。例如，各种操作步骤以及用于执行操作步骤的组件，可以根据特定的应用或考虑与系统的操作相关联的任何数量的成本函数以不同的方式实现(例如一个或多个步骤可以被删除、修改或结合到其他步骤中)。

虽然在各种实施例中已经示出了本文的原理，但是许多特别适用于特定环境和操作要求的结构、布置、比例、元件、材料和部件的修改可以在不脱离本披露的原则和范围内使用。以上修改和其他改变或修正将被包含在本文的范围之内。

前述具体说明已参照各种实施例进行了描述。然而，本领域技术人员将认识到，可以在不脱离本披露的范围的情况下进行各种修正和改变。因此，对于本披露的考虑将是说明性的而非限制性的意义上的，并且所有这些修改都将被包含在其范围内。同样，有关于各种实施例的优点、其他优点和问题的解决方案已如上所述。然而，益处、优点、问题的解决方案以及任何能产生这些的要素，或使其变得更明确的解决方案都不应被解释为关键的、必需的或必要的。本文中所用的术语“包括”和其任何其他变体，皆属于非排他性包含，这样包括要素列表的过程、方法、文章或设备不仅包括这些要素，还包括未明确列出的或不属于该过程、方法、系统、文章或设备的其他要素。此外，本文中所使用的术语“耦合”和其任何其他变体都是指物理连接、电连接、磁连接、光连接、通信连接、功能连接和/或任何其他连接。

具有本领域技术的人将认识到，在不脱离本发明的基本原理的情况下，可以对上述实施例的细节进行许多改变。因此，本发明的范围应仅由权利要求确定。

Claims (15)

1.一种射频开关电路，其特征在于，包括射频输入端口、射频输出端口、级联于所述射频输入端口和所述射频输出端口之间的N级晶体管、栅极偏置电路、体极偏置电路、源漏极偏置电路和控制端组；

所述射频输入端口用于输入射频信号；

所述射频输出端口用于输出射频信号；

所述晶体管包括栅极、体极、第一极和第二极，若第一极为源极时，则第二极为漏极，若第一极为漏极时，则第二极为源极；所述晶体管通过其第一极或第二极与其相邻的晶体管进行级联；N为大于或等于3的整数，或者，N为大于或等于4的整数；所述N级晶体管包括两组晶体管，一组为奇数组晶体管，一组为偶数组晶体管，所述奇数组晶体管由序号为奇数的晶体管构成，所述偶数组晶体管由序号为偶数的晶体管构成，其中第一级的晶体管为靠近所述射频输入端口的晶体管，第N级的晶体管为靠近所述射频输出端口的晶体管；

所述栅极偏置电路用于对各晶体管的栅极提供偏置电压；所述栅极偏置电路包括：N个栅极节点和N-2个栅极偏置电阻，每个栅极节点对应一个晶体管；各晶体管的栅极与该晶体管对应的栅极节点直接连接，或者，各晶体管的栅极通过一配置电阻与该晶体管对应的栅极节点连接；每组晶体管中各相邻的晶体管对应的栅极节点之间连接有所述栅极偏置电阻；

所述体极偏置电路用于对各晶体管的体极提供偏置电压；

所述源漏极偏置电路用于对各晶体管的源极和漏极提供偏置电压；

所述控制端组用于接收控制信号；所述控制信号用于控制所述体极偏置电路、栅极偏置电路和源漏极偏置电路向各晶体管的体极、栅极、源极和漏极所提供的偏置电压，以控制所述晶体管的导通和断开。

2.如权利要求1所述的射频开关电路，其特征在于：

所述体极偏置电路包括：N个体极节点和N-2个体极偏置电阻，每个体极节点对应一个晶体管，每组晶体管中各相邻晶体管对应的体极节点之间连接有所述体极偏置电阻，且各晶体管的体极与该晶体管对应的体极节点直接连接；或者，

所述体极偏置电路包括：N个偏置晶体管，每个晶体管对应有一个所述偏置晶体管；所述偏置晶体管的栅极、体极和第一极都连接于对应的晶体管的栅极节点，所述偏置晶体管的第二极连接于对应级的晶体管的体极；或者，所述偏置晶体管的栅极、体极和第一极都连接于对应晶体管的体极，所述偏置晶体管的第二极连接于对应晶体管的栅极节点。

3.如权利要求1所述的射频开关电路，其特征在于，所述源漏极偏置电路包括：N个源漏极偏置电阻，各晶体管的第一极和第二极之间都连接有所述源漏极偏置电阻。

4.如权利要求1至3中任一项所述的射频开关电路，其特征在于，所述控制端组包括第一控制端，所述栅极偏置电路还包括栅极公共电阻R_GC、支路公共电阻R₃和支路公共电阻R₄；支路公共电阻R₃的一端与第N-1级晶体管对应的栅极节点连接，支路公共电阻R₄的一端与第N级晶体管对应的栅极节点连接，支路公共电阻R₃和支路公共电阻R₄的另一端都与栅极公共电阻R_GC的一端连接，栅极公共电阻R_GC的另一端与所述第一控制端连接。

5.如权利要求4所述的射频开关电路，其特征在于，所述控制端组包括第二控制端，所述体极偏置电路还包括体极公共电阻R_BC、支路公共电阻R₇和支路公共电阻R₈；支路公共电阻R₇的一端与第N-1级晶体管对应的体极节点连接，支路公共电阻R₈的一端与第N级晶体管对应的体极节点连接，支路公共电阻R₇和支路公共电阻R₈的另一端都与体极公共电阻R_BC的一端连接，体极公共电阻R_BC的另一端与所述第二控制端连接。

6.一种射频开关电路，其特征在于，包括：

射频输入端口，用于输入射频信号；

射频输出端口，用于输出射频信号；

级联于所述射频输入端口和所述射频输出端口之间的多级晶体管，所述晶体管至少包括第一控制极、第一极和第二极；所述多级晶体管被划分为M组；M为大于或等于2的整数，或者，M为大于或等于3的整数；

用于第一控制极的偏置电路，用于对各晶体管的第一控制极提供偏置电压；所述用于第一控制极的偏置电路包括：连接在每组晶体管中各相邻的晶体管的第一控制极节点之间的第一控制极偏置电阻，其中每个晶体管对应有一个第一控制极节点；

用于第一极和第二极的偏置电路，用于对各晶体管的第一极和第二极提供偏置电压；

控制端组，用于接收控制信号；所述控制信号用于控制各偏置电路向各晶体管的所提供的偏置电压，以控制所述晶体管的导通和断开。

7.如权利要求6所述的射频开关电路，其特征在于，所述晶体管的第一控制极与该晶体管对应的第一控制极节点直接连接，或者，所述晶体管的第一控制极通过一配置电阻与该晶体管对应的第一控制极节点连接。

8.如权利要求6所述的射频开关电路，其特征在于，所述晶体管还包括第二控制极；所述射频开关电路还包括用于第二控制极的偏置电路，用于对各晶体管的第二控制极提供偏置电压。

9.如权利要求8所述的射频开关电路，其特征在于，所述用于第二控制极的偏置电路包括：连接在每组晶体管中各相邻的晶体管的第二控制极之间的第二控制极偏置电阻。

10.如权利要求8所述的射频开关电路，其特征在于，所述用于第二控制极的偏置电路包括：为每个晶体管都分别配置的一个偏置晶体管；其中每一级的晶体管对应一个偏置晶体管；

所述偏置晶体管的第一极、第一控制极和第二控制极都连接于对应级的晶体管的第一控制极节点，所述偏置晶体管的第二极连接于对应级的晶体管的第二控制极；或者，所述偏置晶体管的第一极、第一控制极和第二控制极都连接于对应级的晶体管的第二控制极，所述偏置晶体管的第二极连接于对应级的晶体管的第一控制极节点。

11.如权利要求6所述的射频开关电路，其特征在于，所述用于第一极和第二极的偏置电路包括：连接在各晶体管的第一极和第二极之间的第一二极偏置电阻。

12.如权利要求6所述的射频开关电路，所述控制端组包括第一控制端；

所述用于第一控制极的偏置电路还包括第一控制极公共电阻和M个支路公共电阻；每组最后一个晶体管对应的第一控制极节点都通过一个所述支路公共电阻连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到所述第一控制端；或者，

所述用于第一控制极的偏置电路还包括第一控制极公共电阻；每组最后一个晶体管对应的第一控制极节点都连接到所述第一控制极公共电阻的第一端，所述第一控制极公共电阻的第二端连接到所述第一控制端。

13.如权利要求8所述的射频开关电路，所述控制端组包括第二控制端；

所述用于第二控制极的偏置电路还包括第二控制极公共电阻和M个支路公共电阻；每组最后一个晶体管的第二控制极都通过一个所述支路公共电阻连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述第二控制端；或者，

所述用于第二控制极的偏置电路还包括第二控制极公共电阻；每组最后一个晶体管的第二控制极都连接到所述第二控制极公共电阻的第一端，所述第二控制极公共电阻的第二端连接到所述第二控制端。

14.如权利要求6所述的射频开关电路，其特征在于，每组晶体管中相邻的两个晶体管之间间隔有M-1个晶体管。

15.如权利要求6所述的射频开关电路，其特征在于，所述多级晶体管为至少三级晶体管、至少四级晶体管或至少五级晶体管。

Images