CN217719587U - 一种智能功率模块的封装结构 - Google Patents
一种智能功率模块的封装结构 Download PDFInfo
- Publication number
- CN217719587U CN217719587U CN202220667913.9U CN202220667913U CN217719587U CN 217719587 U CN217719587 U CN 217719587U CN 202220667913 U CN202220667913 U CN 202220667913U CN 217719587 U CN217719587 U CN 217719587U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- chip
- bonding wire
- package body
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 15
- 239000004033 plastic Substances 0.000 claims abstract description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims abstract description 5
- 238000005538 encapsulation Methods 0.000 claims abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000000465 moulding Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000001746 injection moulding Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供一种智能功率模块的封装结构，第一引线框架；第一引线框架的上表面负载至少一个芯片；第一塑封体，第一塑封体包覆第一引线框架和芯片；散热片，与第一塑封体的下表面接触；第二塑封体，第二塑封体包覆第一塑封体，部分包覆散热片；散热片的下表面暴露于第二塑封体的下表面。取消了传统的DBC(铜覆陶瓷基板)，使用两层塑封体对芯片进行包覆，散热片夹在两层塑封体之间，实现相同功能的同时减少热量的传递媒介，提高智能功率模块的散热效率，降低生产成本；利用两次注塑进行模块封装，降低工艺难度的同时增强模块的可靠性。
Description
技术领域
本实用新型涉及半导体技术领域，尤其涉及一种智能功率模块的封装结构。
背景技术
智能功率模块(IPM，Intelligent Power Module)是一种将电力电子和集成电路技术结合的功率驱动类半导体器件，能够自动实现过流、欠压、短路等复杂保护功能。IPM是一种典型的混合IC封装结构，它将包含功率器件、驱动、保护和控制电路的多个芯片，通过键合线连接，封装在同一外壳内，从而构成具有部分或完整功能的、相对独立的功率模块。
IPM工作时，会产生很多的热量，为保证模块的稳定工作，IPM的散热性十分重要。功率模块的封装外形各式各样，目前IPM封装基本结构多采用DBC陶瓷基板，芯片产生的热量通过DBC陶瓷基板层层向外散热，但热量的传递介质较多，散热效率不高。
实用新型内容
本实用新型的目的在于针对现有技术存在的不足，提供一种智能功率模块的封装结构，以解决现有智能功率模块使用过程中散热效果不佳的问题。
一种智能功率模块的封装结构，包括：
第一引线框架；
第一引线框架的上表面负载至少一个芯片；
第一塑封体，第一塑封体包覆第一引线框架和芯片；
散热片，与第一塑封体的下表面接触；
第二塑封体，第二塑封体包覆第一塑封体，部分包覆散热片；
散热片的下表面暴露于第二塑封体的下表面。
进一步的，散热片的上表面具有部分突起。
进一步的，散热片的上表面的突起对应与第一引线框架。
进一步的，第一塑封体和第二塑封体的材质均为环氧树脂。
进一步的，散热片的材质为纯铝、铝合金、纯铜或者铜合金。
进一步的，还包括第二引线框架和第三引线框架；
第三引线框架与第二引线框架相对设置；
第二引线框架与第一引线框架连接；
第三引线框架的一部分的上表面负载有至少一个芯片；
第三引线框架负载的芯片以及负载芯片的部分被第一塑封体包覆，未负载芯片的另一部分伸出第二塑封体之外；
第二引线框架的一部分被第一塑封体包覆，另一部分伸出第二塑封体之外。
进一步的，第一引线框架的上表面负载第三芯片和第四芯片；
第三引线框架的部分上表面负载有第一芯片和第二芯片；
第一芯片通过第一键合线与第三引线框架相连，通过第二键合线与第三芯片相连；
第二芯片通过第三键合线与第三引线框架相连；
第三芯片通过第四键合线与第四芯片相连；
第四芯片通过第五键合线与第二引线框架相连；
第一键合线、第二键合线、第三键合线、第四键合线和第五键合线被第一塑封体包覆在内。
进一步的，第一键合线、第二键合线和第三键合线为金线。
进一步的，第四键合线和第五键合线为铝线。
进一步的，第一引线框架的厚度大于第二引线框架的厚度。
本实用新型的有益技术效果在于：取消了传统的DBC(铜覆陶瓷基板)，使用两层塑封体对芯片进行包覆，散热片夹在两层塑封体之间，实现相同功能的同时减少热量的传递媒介，提高智能功率模块的散热效率，降低生产成本；利用两次注塑进行模块封装，降低工艺难度的同时增强模块的可靠性。
附图说明
图1为本实用新型的一种智能功率模块的封装结构的结构示意图；
其中，
1a-第二引线框架；
1b-第三引线框架；
1c-第一引线框架；
2a-第二塑封体；
2b-第一塑封体；
3-第五键合线；
4-第三键合线；
5a-第一芯片；
5b-第二芯片；
5c-第三芯片；
5d-第四芯片；
6-散热片。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。
参见图1，一种智能功率模块的封装结构，包括：
第一引线框架(1c)；
所述第一引线框架(1c)的上表面负载至少一个芯片；
第一塑封体(2b)，所述第一塑封体(2b)包覆所述第一引线框架(1c)和所述芯片；
散热片(6)，与所述第一塑封体的下表面接触；
第二塑封体(2a)，所述第二塑封体(2a)包覆所述第一塑封体(2b)，部分包覆所述散热片(6)；
所述散热片(6)的下表面暴露于所述第二塑封体(2a)的下表面。
进一步的，散热片(6)的上表面具有部分突起。
进一步的，散热片(6)的上表面的突起对应与第一引线框架(1c)。
进一步的，第一塑封体(2b)和第二塑封体(2a)的材质均为环氧树脂。
进一步的，散热片(6)的材质为纯铝、铝合金、纯铜或者铜合金。
进一步的，还包括：
第二引线框架(1a)和第三引线框架(1b)；
所述第三引线框架(1b)与所述第二引线框架(1a)相对设置；
所述第二引线框架(1a)与所述第一引线框架(1c)连接；
所述第三引线框架(1b)的一部分的上表面负载有至少一个芯片；
所述第三引线框架(1b)负载的所述芯片以及负载所述芯片的部分被所述第一塑封体(2b)包覆，未负载所述芯片的另一部分伸出所述第二塑封体(2a)之外；
所述第二引线框架(1a)的一部分被所述第一塑封体(2b)包覆，另一部分伸出所述第二塑封体(2a)之外。
进一步的，第一引线框架(1c)的上表面负载第三芯片(5c)和第四芯片(5d)；
第三引线框架(1b)的部分上表面负载有第一芯片(5a)和第二芯片(5b)；
第一芯片(5a)通过第一键合线与第三引线框架(1b)相连，通过第二键合线(4)与第三芯片(5c)相连；
第二芯片(5b)通过第三键合线与第三引线框架(1b)相连；
第三芯片(5c)通过第四键合线与第四芯片(5d)相连；
第四芯片(5d)通过第五键合线(3)与第二引线框架(1a)相连；
第一键合线、第二键合线、第三键合线、第四键合线和第五键合线(3)被第一塑封体(2b)包覆在内。
进一步的，第一键合线、第二键合线和第三键合线为金线。
进一步的，第四键合线和第五键合线(3)为铝线。
进一步的，第一引线框架(1c)的厚度大于第二引线框架(1a)的厚度。
具体的，第一芯片(5a)为HVIC芯片或者LVIC芯片，HVIC芯片即高压集成电路芯片，LVIC芯片即低压集成电路芯片。
具体的，第二芯片(5b)为BSD芯片，BSD芯片即Boot Strap Diode芯片，也即阴极负载二极管芯片。
具体的，第三芯片(5c)为IGBT芯片，IGBT即Insulated Gate BipolarTransistor)，绝缘栅双极型晶体管。
具体的，第四芯片(5d)为FWD芯片，FWD即续流二极管芯片。
具体的，第一引线框架(1c)的端部斜向上弯曲与第二引线框架(1a)连接。
具体的，第二引线框架(1a)被第一塑封体(2b)包裹的部分与第三引线框架(1b)被第一塑封体(2b)包裹的部分在同一平面。
具体的，第一引线框架(1a)从第二塑封体(2a)的第一侧面伸出，第三引线框架(1b)从第二塑封体(2a)的第二侧面伸出，第一侧面和第二侧面相对设置。
具体的，第一引线框架、第二引线框架和第三引线框架为一体冲压成形的异型材。
具体的，第一芯片(5a)、第二芯片(5b)通过超声波焊接的方式焊接在第三引线框架(1b)上。
具体的，第三芯片(5c)和第四芯片(5d)通过超声波焊接的方式焊接在第一引线框架(1c)上。
本实用新型摒弃了传统的DBC(铜覆陶瓷基板)，利用加厚的第一引线框架(1c)，散热片以及夹在两者之间的环氧树脂实现相同功能的同时减少热量的传递媒介，提高IPM的散热效率，降低生产成本；利用两次注塑进行模块封装，降低工艺难度的同时增强模块的可靠性。
以上仅为本实用新型较佳的实施例，并非因此限制本实用新型的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本实用新型说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本实用新型的保护范围内。
Claims (10)
1.一种智能功率模块的封装结构，其特征在于，包括：
第一引线框架；
所述第一引线框架的上表面负载至少一个芯片；
第一塑封体，所述第一塑封体包覆所述第一引线框架和所述芯片；
散热片，与所述第一塑封体的下表面接触；
第二塑封体，所述第二塑封体包覆所述第一塑封体，部分包覆所述散热片；
所述散热片的下表面暴露于所述第二塑封体的下表面。
2.如权利要求1所述的一种智能功率模块的封装结构，其特征在于，所述散热片的上表面具有部分突起。
3.如权利要求2所述的一种智能功率模块的封装结构，其特征在于，所述散热片的上表面的所述突起对应与所述第一引线框架。
4.如权利要求1所述的一种智能功率模块的封装结构，其特征在于，所述第一塑封体和所述第二塑封体的材质均为环氧树脂。
5.如权利要求1所述的一种智能功率模块的封装结构，其特征在于，所述散热片的材质为纯铝、铝合金、纯铜或者铜合金。
6.如权利要求1所述的一种智能功率模块的封装结构，其特征在于，还包括：
第二引线框架和第三引线框架；
所述第三引线框架与所述第二引线框架相对设置；
所述第二引线框架与所述第一引线框架连接；
所述第三引线框架的一部分的上表面负载有至少一个芯片；
所述第三引线框架负载的所述芯片以及负载所述芯片的部分被所述第一塑封体包覆，未负载所述芯片的另一部分伸出所述第二塑封体之外；
所述第二引线框架的一部分被所述第一塑封体包覆，另一部分伸出所述第二塑封体之外。
7.如权利要求6所述的一种智能功率模块的封装结构，其特征在于，所述第一引线框架的上表面负载第三芯片和第四芯片；
所述第三引线框架的部分上表面负载有第一芯片和第二芯片；
所述第一芯片通过第一键合线与所述第三引线框架相连，通过第二键合线与所述第三芯片相连；
所述第二芯片通过第三键合线与所述第三引线框架相连；
所述第三芯片通过第四键合线与所述第四芯片相连；
所述第四芯片通过第五键合线与所述第一引线框架相连；
所述第一键合线、所述第二键合线、所述第三键合线、所述第四键合线和所述第五键合线被所述第一塑封体包覆在内。
8.如权利要求7所述的一种智能功率模块的封装结构，其特征在于，所述第一键合线、所述第二键合线和所述第三键合线为金线。
9.如权利要求7所述的一种智能功率模块的封装结构，其特征在于，所述第四键合线和所述第五键合线为铝线。
10.如权利要求7所述的一种智能功率模块的封装结构，其特征在于，所述第一引线框架的厚度大于所述第二引线框架的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220667913.9U CN217719587U (zh) | 2022-03-25 | 2022-03-25 | 一种智能功率模块的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220667913.9U CN217719587U (zh) | 2022-03-25 | 2022-03-25 | 一种智能功率模块的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217719587U true CN217719587U (zh) | 2022-11-01 |
Family
ID=83788098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220667913.9U Active CN217719587U (zh) | 2022-03-25 | 2022-03-25 | 一种智能功率模块的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217719587U (zh) |
-
2022
- 2022-03-25 CN CN202220667913.9U patent/CN217719587U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6765469B2 (ja) | パワーモジュール半導体装置 | |
| KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
| US7880280B2 (en) | Electronic component and method for manufacturing an electronic component | |
| US10366957B2 (en) | Semiconductor device | |
| US7045884B2 (en) | Semiconductor device package | |
| US7554188B2 (en) | Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes | |
| US8120153B1 (en) | High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module | |
| US9214416B1 (en) | High speed, low loss and high density power semiconductor packages (μMaxPak) with molded surface mount high speed device(s) and multi-chip architectures | |
| CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
| CN217719586U (zh) | 电子器件 | |
| CN110323199B (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
| CN107146775A (zh) | 一种低寄生电感双面散热功率模块 | |
| US20210225734A1 (en) | Electronic module including a semiconductor package connected to a fluid heatsink | |
| CN217719587U (zh) | 一种智能功率模块的封装结构 | |
| US20220310476A1 (en) | Electronic packages with integral heat spreaders | |
| CN211789008U (zh) | 功率模块结构和功率模块封装体 | |
| TWI764256B (zh) | 智慧功率模組封裝結構 | |
| CN211182198U (zh) | 一种多基岛引线框架及sop封装结构 | |
| CN114203659A (zh) | 多层互连带 | |
| Longford et al. | Utilising advanced packaging technologies to enable smaller, more efficient GaN power devices | |
| CN217768357U (zh) | 一种传递模型碳化硅智能功率模组 | |
| WO2018056426A1 (ja) | 半導体パッケージ、モジュールおよび電気機器 | |
| US20240243106A1 (en) | Thermal Enhanced Power Semiconductor Package | |
| WO2023058437A1 (ja) | 半導体装置、電力変換装置、および、半導体装置の製造方法 | |
| US20240243031A1 (en) | Thermal Enhanced Power Semiconductor Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |