CN217641346U - 芯片、芯片组件以及封装体 - Google Patents

Abstract

本实用新型公开了芯片、芯片组件以及封装体，其中，芯片上设置有至少一个空腔，用于容置与芯片连接的至少一个元器件。通过上述结构，本实用新型的芯片能够通过所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于小型化与轻便化。

Description

芯片、芯片组件以及封装体

技术领域

本实用新型应用于芯片的技术领域，特别是芯片、芯片组件以及封装体。

背景技术

目前，芯片与元器件之间的安装往往通过芯片封装技术进行，芯片封装技术用于安装半导体集成电路芯片用的外壳，并起着安放、固定、密封、保护芯片和增强电热性能的作用，且芯片封装是沟通芯片内部电路与外部电路的桥梁。

随着科学技术的高速发展，各行各业对芯片与元器件之间的安装及其相关应用的高密度化要求越来越高。而在实际应用中，芯片与元器件之间的安装高密度化发展的同时，对其尺寸的要求也逐渐提高。

但目前芯片与元器件之间的安装后尺寸较大，不利于小型化发展。

实用新型内容

本实用新型提供了芯片、芯片组件以及封装体，以解决芯片与元器件之间的安装后尺寸较大的问题。

为解决上述技术问题，本实用新型提供了一种芯片，芯片上设置有至少一个空腔，用于容置与芯片连接的至少一个元器件。

其中，芯片包括：芯片本体；至少一个第一连接件，至少一个第一连接件的一端连接芯片本体，至少一个第一连接件的另一端位于空腔内，用于连接元器件；多个第二连接件，多个第二连接件的一端与芯片本体连接，多个第二连接件的另一端暴露于芯片本体的一侧；多个第三连接件，多个第三连接件的一端与芯片本体连接，多个第三连接件的另一端暴露于芯片本体的另一侧。

其中，第一连接件插设于第三连接件内。

为解决上述技术问题，本实用新型还提供了一种芯片组件，芯片组件包括：芯片；芯片上设置有至少一个空腔；至少一个元器件，至少一个元器件容置于对应的至少一个空腔内，并与芯片电连接。

其中，芯片的一侧设置有至少一个凹槽，至少一个凹槽分别形成至少一个空腔；元器件分别与对应的空腔的槽底固定设置；其中，至少一个空腔的尺寸分别与对应的元器件的尺寸相匹配。

其中，芯片包裹至少一个空腔：至少一个元器件分别与对应的至少一个空腔的内壁固定设置；其中，至少一个空腔的尺寸大于对应的元器件的尺寸。

其中，芯片包括：芯片本体；至少一个第一连接件，至少一个第一连接件的一端连接芯片本体，至少一个第一连接件的另一端位于空腔内，用于连接元器件；多个第二连接件，多个第二连接件的一端与芯片本体连接，多个第二连接件的另一端暴露于芯片本体的一侧；多个第三连接件，多个第三连接件的一端与芯片本体连接，多个第三连接件的另一端暴露于芯片本体的另一侧。

其中，第一连接件插设于第三连接件内。

为解决上述技术问题，本实用新型还提供了一种封装体，封装体包括：封装基板；多个锡球，多个锡球与封装基板的一侧固定且电连接；至少一个芯片组件，与封装基板的另一侧固定且电连接，芯片组件包括：芯片以及至少一个元器件；芯片上设置有至少一个空腔，至少一个元器件容置于对应的至少一个空腔内，并与芯片电连接。

其中，封装体还包括：塑封层；塑封层包裹芯片组件，并填充满芯片组件与封装基板之间的空隙。

本实用新型的有益效果是；区别于现有技术的情况，本实用新型能够通过所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于小型化与轻便化。

附图说明

图1是本实用新型提供的芯片一实施例的结构示意图；

图2是本实用新型提供的芯片组件一实施例的结构示意图；

图3是本实用新型提供的芯片组件另一实施例的结构示意图；

图4是本实用新型提供的封装体一实施例的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

请参阅图1，图1是本实用新型提供的芯片一实施例的结构示意图。

本实施例的芯片100上设置有至少一个空腔101，至少一个空腔101用于容置与芯片100连接的至少一个元器件。

在一个具体的应用场景中，至少一个空腔101可以由凹槽形成，即为空腔101与芯片100的外界连通。在另一个具体的应用场景中，至少一个空腔101可以被芯片100完全包裹，即空腔101不与芯片100的外界连通。在另一个具体的应用场景中，部分空腔101可以部分由凹槽形成，另一部分空腔101也可以被芯片100完全包裹。

其中，本实施例的空腔101可以为绝缘空腔，即空腔101的内壁上除与芯片100连接的位置以外都由绝缘材质构成。其中，绝缘材质包括硅、树脂或其他绝缘材质。而元器件可以通过表面贴装的方式在空腔内与芯片连接。

通过上述结构，本实施例的芯片能够通过所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于小型化与轻便化。

在其他实施例中，芯片100包括：芯片本体104、至少一个第一连接件105、多个第二连接件102以及多个第三连接件103。芯片本体104用于实现芯片100的功能。

至少一个第一连接件105的一端连接芯片本体104，至少一个第一连接件105的另一端位于空腔101内，用于连接元器件，从而实现芯片本体104与元器件的电连接；多个第二连接件102的一端与芯片本体104连接，多个第二连接件102的另一端暴露于芯片本体104的一侧；多个第三连接件103的一端与芯片本体104连接，多个第三连接件103的另一端暴露于芯片本体104的另一侧。即多个第三连接件103与多个第二连接件102分别设置于芯片本体104的相对两侧。

芯片本体104的相对两侧分别设置有多个第二连接件102与多个第三连接件103，从能够分别通过多个第二连接件102以及多个第三连接件103与外部设备或外部电路进行电连接，从而通过一个芯片100实现更多信号的输出，进而在同等的信号输出的条件下，减少了芯片100的使用数量，降低了工艺难度，提高生产良率。

多个第二连接件102的另一端与多个第三连接件103的另一端用于连接外部设备或其他电路。

第一连接件105可以包括金属件或硅导通孔。第一连接件105可以设置于空腔101的任意内壁处从而与芯片本体104进行固定和电连接。其中，空腔101的形状可以为方形、三角形、菱形、圆形等规则形状或不规则形状。

在其他实施例中，第二连接件102包括键合焊盘，第三连接件103包括贴装引脚。第二连接件102用于与外部设备或其他电路通过引线键合(WB：Wire Bonding)的方式进行电连接。第三连接件103用于与外部设备或其他电路通过倒装贴装(Flip Chip)的方式进行电连接。

通过上述结构，本实施例的芯片能够通过所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于小型化与轻便化，芯片结构有效的减小了设计中芯片的占用空间，可使产品的整体封装尺寸缩小，使产品具有高度集成性。且本实施例的芯片的芯片本体的相对两侧分别设置有多个第二连接件与多个第三连接件，从能够分别通过多个第二连接件以及多个第三连接件与外部设备或外部电路进行电连接，实现更多信号的输出，从整体上减少了芯片的使用数量，降低了工艺难度，提高生产良率。

请参阅图2，图2是本实用新型提供的芯片组件一实施例的结构示意图。

本实施例的芯片组件200包括芯片207以及至少一个元器件206。芯片207上设置有至少一个空腔201。至少一个元器件206容置于对应的至少一个空腔201内，并与芯片207电连接。

其中，本实施例的空腔201可以为绝缘空腔，即空腔201的内壁上除与芯片207连接的位置以外都由绝缘材质构成。其中，绝缘材质包括硅、树脂或其他绝缘材质。而元器件206可以通过表面贴装的方式在空腔201内与芯片207连接。

通过上述结构，本实施例的芯片组件能够通过所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于小型化与轻便化。

在其他实施例中，芯片207包裹至少一个空腔201，至少一个元器件206分别与对应的至少一个空腔201的内壁固定设置，其中，至少一个空腔201的尺寸大于对应的元器件206的尺寸，从而将元器件206容纳近对应的空腔201内，完成对元器件206的容置。具体地，元器件206可以与对应的空腔201的内壁焊接固定或胶粘固定或工具固定等。

在其他实施例中，芯片207包括：芯片本体204、至少一个第一连接件205、多个第二连接件202以及多个第三连接件203。芯片本体204用于实现芯片207的功能。

至少一个第一连接件205的一端连接芯片本体204，至少一个第一连接件205的另一端位于空腔201内，用于连接元器件206，从而实现芯片本体204与元器件206的电连接；其中，第一连接件205可以与元器件206的引脚进行固定和电连接。多个第二连接件202的一端与芯片本体204连接，多个第二连接件202的另一端暴露于芯片本体204的一侧；多个第三连接件203的一端与芯片本体204连接，多个第三连接件203的另一端暴露于芯片本体204的另一侧。即多个第三连接件203与多个第二连接件202分别设置于芯片本体204的相对两侧。

芯片本体204的相对两侧分别设置有多个第二连接件202与多个第三连接件203，从能够分别通过多个第二连接件202以及多个第三连接件203与外部设备或外部电路进行电连接，从而通过一个芯片207实现更多信号的输出，进而在同等的信号输出的条件下，减少了芯片207的使用数量，降低了工艺难度，提高生产良率。

多个第二连接件202的另一端与多个第三连接件203的另一端用于连接外部设备或其他电路。

第一连接件205可以包括金属件或硅导通孔。元器件206可以通过第一连接件205与空腔201进行固定以及电连接，元器件206也可以通过除连接第一连接件205以外的位置与空腔201焊接固定或胶粘固定或工具固定。

在其他实施例中，第二连接件202包括键合焊盘，第三连接件203包括贴装引脚。第二连接件202用于与外部设备或其他电路通过引线键合(WB：Wire Bonding)的方式进行电连接。第三连接件203用于与外部设备或其他电路通过倒装贴装(Flip Chip)的方式进行电连接。

在其他实施例中，本实施例的芯片307的一侧设置有至少一个凹槽，至少一个凹槽分别形成至少一个空腔301；元器件306分别与对应的空腔301的槽底固定设置；其中，至少一个空腔301的尺寸分别与对应的元器件306的尺寸相匹配，从而使元器件306设置于对应的空腔301内，不凸出于芯片307，进而缩减芯片组件300的尺寸，实现小型化。

请参阅图3，图3是本实用新型提供的芯片组件另一实施例的结构示意图。

本实施例的第二连接件302、第三连接件303、空腔301以及芯片本体304的设置等均与前述实施例相同，请参阅前文，在此不再赘述。

本实施例的芯片组件300包括芯片307以及至少一个元器件306。芯片307上设置有至少一个空腔301。至少一个元器件306容置于对应的至少一个空腔301内，并与芯片307电连接。

通过上述结构，本实施例的芯片组件能够通过所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于小型化与轻便化。

在其他实施例中，第一连接件305插设于第三连接件303中，具体地，第一连接件305的一端贯穿对应的元器件306的引脚，另一端插设于对应的第三连接件303中，并贯穿第三连接件303，从而通过上述结构的第一连接件305既可以使元器件306与芯片本体304电连接，也可以与外部设备或外部电路电连接。

第一连接件305可以包括金属件或硅导通孔。

通过上述结构，本实施例的芯片组件能够通过芯片上所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于芯片组件的小型化与轻便化，芯片结构有效的减小了设计中芯片的占用空间，可使产品的整体封装尺寸缩小，使产品具有高度集成性。且本实施例的芯片的相对两侧分别设置有多个第二连接件与多个第三连接件，从能够分别通过多个第二连接件以及多个第三连接件与外部设备或外部电路进行电连接，实现更多信号的输出，从整体上减少了芯片的使用数量，降低了工艺难度，提高生产良率。

请参阅图4，图4是本实用新型提供的封装体一实施例的结构示意图。

本实施例的封装体400包括封装基板408、多个锡球409以及至少一个芯片组件410。其中，多个锡球409与封装基板408的一侧固定且电连接，至少一个芯片组件410与封装基板408的另一侧固定且电连接。封装基板408可以通过多个锡球409实现与其他设备或电路的信号传输。

其中，芯片组件410包括：芯片407以及至少一个元器件406；芯片407上设置有至少一个空腔401，至少一个元器件406容置于对应的至少一个空腔401内，并与芯片407电连接。

其中，本实施例的空腔401可以为绝缘空腔，即空腔401的内壁上除与芯片407连接的位置以外都由绝缘材质构成。其中，绝缘材质包括硅、树脂或其他绝缘材质。而元器件406可以通过表面贴装的方式在空腔401内与芯片407连接。

通过上述结构，本实施例的封装体能够通过芯片上的空腔来容置元器件，从而将原本位于芯片外的元器件设置在芯片内的空腔中，从而能够大量减少整个封装体的体积，实现封装体的小型化与轻便化。且封装体内原本用于设置元器件的位置还可以设置其他元器件，从而实现封装体的高度集成性。

在其他实施例中，封装体400还包括：塑封层420，塑封层420包裹芯片组件410，并填充满芯片组件410与封装基板408之间的空隙。从而通过塑封层420提高芯片组件410与封装基板408之间的稳定性，并通过塑封层420对芯片组件410进行绝缘保护，以避免芯片组件410与其他设备之间产生短路或损耗等问题。

在其他实施例中，芯片407包括：芯片本体404、至少一个第一连接件405、多个第二连接件402以及多个第三连接件403。芯片本体404用于实现芯片407的功能。

至少一个第一连接件405的一端连接芯片本体404，至少一个第一连接件405的另一端位于空腔401内，用于连接元器件406，从而实现芯片本体404与元器件406的电连接；多个第二连接件402的一端与芯片本体404连接，多个第二连接件402的另一端暴露于芯片本体404的一侧；多个第三连接件403的一端与芯片本体404连接，多个第三连接件403的另一端暴露于芯片本体404的另一侧。即多个第三连接件403与多个第二连接件402分别设置于芯片本体404的相对两侧。

芯片本体404的相对两侧分别设置有多个第二连接件402与多个第三连接件403，从能够分别通过多个第二连接件402以及多个第三连接件403与外部设备或外部电路进行电连接，从而通过一个芯片407实现更多信号的输出，进而在同等的信号输出的条件下，减少了芯片407的使用数量，降低了工艺难度，提高生产良率。

多个第二连接件402的另一端与多个第三连接件403的另一端用于连接外部设备或其他电路。

在其他实施例中，第二连接件402包括键合焊盘，第三连接件403包括贴装引脚。第二连接件402用于与外部设备或其他电路通过引线键合(WB：Wire Bonding)的方式进行电连接。第三连接件403用于与外部设备或其他电路通过倒装贴装(Flip Chip)的方式进行电连接。

在其他实施例中，第一连接件405插设于第三连接件403中，具体地，第一连接件405的一端贯穿对应的元器件406的引脚，另一端插设于对应的第三连接件403中，并贯穿第三连接件403，从而通过上述结构的第一连接件405既可以使元器件406与芯片本体404电连接，也可以与外部设备或外部电路电连接。

第一连接件405可以包括金属件或硅导通孔。

通过上述结构，本实施例的封装体能够通过芯片组件中的芯片上所设置的空腔实现对元器件的容置，进而减少元器件所需的安装空间，并减少芯片与元器件安装所需的尺寸，便于整个封装体的小型化与轻便化，芯片结构有效的减小了设计中芯片的占用空间，可使封装体的整体封装尺寸缩小，使封装体具有高度集成性。且本实施例的封装体的芯片本体的相对两侧分别设置有多个第二连接件与多个第三连接件，从能够分别通过多个第二连接件以及多个第三连接件与外部设备或外部电路进行电连接，实现更多信号的输出，从整体上减少了芯片的使用数量，降低了工艺难度，提高生产良率。

以上所述仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种芯片，其特征在于，所述芯片上设置有至少一个空腔，用于容置与所述芯片连接的至少一个元器件。

2.根据权利要求1所述的芯片，其特征在于，所述芯片包括：

芯片本体；

至少一个第一连接件，至少一个所述第一连接件的一端连接所述芯片本体，至少一个所述第一连接件的另一端位于所述空腔内，用于连接所述元器件；

多个第二连接件，多个所述第二连接件的一端与所述芯片本体连接，所述多个所述第二连接件的另一端暴露于所述芯片本体的一侧；

多个第三连接件，多个所述第三连接件的一端与所述芯片本体连接，所述多个所述第三连接件的另一端暴露于所述芯片本体的另一侧。

3.根据权利要求2所述的芯片，其特征在于，所述第一连接件插设于所述第三连接件内。

4.一种芯片组件，其特征在于，所述芯片组件包括：

芯片；所述芯片上设置有至少一个空腔；

至少一个元器件，至少一个所述元器件容置于对应的所述至少一个空腔内，并与所述芯片电连接。

5.根据权利要求4所述的芯片组件，其特征在于，所述芯片的一侧设置有至少一个凹槽，至少一个所述凹槽分别形成至少一个所述空腔；

所述元器件分别与对应的所述空腔的槽底固定设置；

其中，至少一个所述空腔的尺寸分别与对应的元器件的尺寸相匹配。

6.根据权利要求4所述的芯片组件，其特征在于，所述芯片包裹所述至少一个空腔：

至少一个所述元器件分别与对应的所述至少一个空腔的内壁固定设置；

其中，至少一个所述空腔的尺寸大于对应的元器件的尺寸。

7.根据权利要求4-6任一项所述的芯片组件，其特征在于，所述芯片包括：

芯片本体；

至少一个第一连接件，至少一个所述第一连接件的一端连接所述芯片本体，至少一个所述第一连接件的另一端位于所述空腔内，用于连接所述元器件；

多个第二连接件，多个所述第二连接件的一端与所述芯片本体连接，所述多个所述第二连接件的另一端暴露于所述芯片本体的一侧；

多个第三连接件，多个所述第三连接件的一端与所述芯片本体连接，所述多个所述第三连接件的另一端暴露于所述芯片本体的另一侧。

8.根据权利要求7所述的芯片组件，其特征在于，所述第一连接件插设于所述第三连接件内。

9.一种封装体，其特征在于，所述封装体包括：

封装基板；

多个锡球，所述多个锡球与所述封装基板的一侧固定且电连接；

至少一个芯片组件，与所述封装基板的另一侧固定且电连接，所述芯片组件包括：芯片以及至少一个元器件；所述芯片上设置有至少一个空腔，至少一个所述元器件容置于对应的所述至少一个空腔内，并与所述芯片电连接。

10.根据权利要求9所述的封装体，其特征在于，所述封装体还包括：塑封层；

所述塑封层包裹所述芯片组件，并填充满所述芯片组件与所述封装基板之间的空隙。

Images