CN217641313U - 单芯片封装结构 - Google Patents
单芯片封装结构 Download PDFInfo
- Publication number
- CN217641313U CN217641313U CN202221968394.6U CN202221968394U CN217641313U CN 217641313 U CN217641313 U CN 217641313U CN 202221968394 U CN202221968394 U CN 202221968394U CN 217641313 U CN217641313 U CN 217641313U
- Authority
- CN
- China
- Prior art keywords
- chip
- functional
- packaging structure
- single chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供了单芯片封装结构,单芯片封装结构包括引线框架,以及位于装片区上、并封装在塑封体内的功能芯片,其中功能芯片用于与部署在外部电路中的半导体电容进行电连接。在本实用新型中,将半导体电容与功能芯片进行分别部署,将半导体电容布置在外部电路,而对功能芯片进行单芯片封装,这能够减小封装结构的体积,从而能够拓宽其应用场景。而且,减少一个塑封体,便可以减少一个故障部位,从而提高产品可靠性。
Description
技术领域
本实用新型涉及芯片技术领域,具体涉及一种单芯片封装结构。
背景技术
基于目前的汽车电子的技术发展,之前业界为了解决抗电磁兼容性 (EMC,即Electromagnetic Compatibility)能力,如图1所示,采用了如下两个分离塑封体:
将功能芯片1和金属制片式电容2等分开封装,形成两个塑封体3、 4,实现芯片头部塑封体3薄的外形,并通过金属制片式电容2来增强抗EMC能力。其中,EMC是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁骚扰的能力。
这样,当电磁干扰从电源端和功能芯片自身引入时,在电源和地之间引入该片式电容可以起到电气滤波的作用,从而可以提高该封装器件对应器件的抗EMC能力。
但是,在实际应用中发现,相应的封装器件采用分离塑封体,虽然能够增强抗EMC能力,但是分离式的双塑封体导致产品体积大,这限制了产品的应用场景。
实用新型内容
针对现有技术中的问题,本实用新型的目的在于提供一种单芯片封装结构,能够减小封装结构产品体积,从而对于拓宽其应用场景是可预期的。
本实用新型实施例提供一种单芯片封装结构,其包括:
引线框架,包括位于头部的装片区及从所述装片区延伸的引脚;
位于所述装片区上、并封装在塑封体内的功能芯片,其中所述功能芯片用于与外部电路中的半导体电容进行电连接。
可选地,所述功能芯片的引线封装于所述塑封体内,并与相应的所述引脚电连接。
可选地,所述功能芯片的电源接入端与电源引脚之间,所述功能芯片的接地端与接地引脚之间均通过引线键合进行电连接。
可选地,所述引线框架的厚度范围为0.1~1mm。
可选地,所述塑封体厚度在0.5mm到3mm之间。
可选地,所述引线框架为金属材质。
本实用新型所提供的单芯片封装结构具有如下优点:
单芯片封装结构包括引线框架,以及位于装片区上、并封装在塑封体内的功能芯片,该功能芯片用于与外部电路中的半导体电容进行电连接。
在本实用新型中,将半导体电容与功能芯片进行分别部署,将半导体电容布置在外部电路,而对功能芯片进行单芯片封装,这能够减小封装结构的体积,从而能够拓宽其应用场景。而且,减少一个塑封体,便可以减少一个故障部位,从而提高产品可靠性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显。
图1为现有技术的封装结构的正面剖视图;
图2为本公开一种实施例提供的单芯片封装结构的正面剖视图;
图3为本公开一种实施例提供的单芯片封装结构的侧面剖视图;
图4是本实用新型一实施例的单芯片封装结构中封装电路图。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本申请所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用系统,本申请中的各项细节也可以根据不同观点与应用系统,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
下面以附图为参考,针对本申请的实施例进行详细说明,以便本申请所属技术领域的技术人员能够容易地实施。本申请可以以多种不同形态体现,并不限定于此处说明的实施例。
在本申请的表示中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的表示意指结合该实施例或示例表示的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且,表示的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本申请中表示的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于表示目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的表示中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为了明确说明本申请,省略与说明无关的器件,对于通篇说明书中相同或类似的构成要素,赋予了相同的参照符号。
在通篇说明书中,当说某器件与另一器件“连接”时,这不仅包括“直接连接”的情形,也包括在其中间把其它元件置于其间而“间接连接”的情形。另外,当说某种器件“包括”某种构成要素时,只要没有特别相反的记载,则并非将其它构成要素排除在外,而是意味着可以还包括其它构成要素。
当说某器件在另一器件“之上”时,这可以是直接在另一器件之上,但也可以在其之间伴随着其它器件。当对照地说某器件“直接”在另一器件“之上”时,其之间不伴随其它器件。
虽然在一些实例中术语第一、第二等在本文中用来表示各种元件,但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。例如,第一接口及第二接口等表示。再者,如同在本文中所使用的,单数形式“一”、“一个”和“该”旨在也包括复数形式,除非上下文中有相反的指示。应当进一步理解,术语“包含”、“包括”表明存在的特征、步骤、操作、元件、组件、项目、种类、和/或组,但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的,或意味着任一个或任何组合。因此,“A、B或C”或者“A、B和/或C”意味着“以下任一个:A;B;C;A和B;A和C;B和C;A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时,才会出现该定义的例外。
此处使用的专业术语只用于言及特定实施例,并非意在限定本申请。此处使用的单数形态,只要语句未明确表示出与之相反的意义,那么还包括复数形态。在说明书中使用的“包括”的意义是把特定特性、区域、整数、步骤、作业、要素及/或成分具体化,并非排除其它特性、区域、整数、步骤、作业、要素及/或成分的存在或附加。
虽然未不同地定义,但包括此处使用的技术术语及科学术语,所有术语均具有与本申请所属技术领域的技术人员一般理解的意义相同的意义。普通使用的字典中定义的术语追加解释为具有与相关技术文献和当前提示的内容相符的意义,只要未进行定义,不得过度解释为理想的或非常公式性的意义。
对相关技术进行分析发现,在单芯片封装结构中,双塑封体结构的主要问题在于金属制片式电容的体积太大,导致其必须单独塑封。因此,如果要在不降低抗EMC能力的情况下,降低封装体积,提升产品集成度,需要解决电容体积大的问题。
为了解决相关技术的技术问题,本公开实施例提供一种新的单芯片封装结构,该单芯片封装结构包括引线框架,以及位于装片区上、并封装在塑封体内的功能芯片,其中功能芯片用于与部署在外部电路中的半导体电容进行电连接,以增强抗EMC能力。
半导体电容结构基于标准CMOS工艺中无需额外成本即可制作的金属-氧化层-金属(metal-oxide-metal,MOM)结构为其优选的实施方式,也就是说,以金属层作为导电材料,并以氧化层作为介电材料而构成的电容器。但是如熟悉半导体制造技术的人所广泛悉知,本实用新型的核心概念自不一定如实施例中所记载的材料实现,其他各种常见或创新的导电材料或介电材料亦可以用于实现本实用新型的半导体电容结构。
在本公开实施例中,相比于相关技术中金属制片式电容与功能芯片采用分离塑封体结构,本实用新型通过将半导体电容与功能芯片分离,将半导体电容布置在外部电路,而对功能芯片进行单芯片封装,这能够减小封装结构的体积,从而能够拓宽其应用场景。而且,减少一个塑封体,便可以减少一个故障部位,从而提高产品可靠性。
图2为本公开实施例提供的单芯片封装结构的正面剖视图,图3为本公开实施例提供的单芯片封装结构的侧面剖视图,参考图2和图3,本封装器件包括:
引线框架20,包括位于头部的装片区21及从装片区21延伸的引脚 22;
位于装片区21上、并封装在塑封体30内的功能芯片41,其中功能芯片41用于与部署在外部电路中的半导体电容(图中未示出)进行电连接。
采用如是方案,在一种应用示例中,参考图4,半导体电容42与功能芯片41之间采用并联连接。半导体电容42起到电气滤波的作用,当有电磁干扰从电源端VCC(视为来自外部的EMC)和功能芯片(Die) (视为来自内部的EMC)41自身引入时,电磁干扰可以通过半导体电容 42电气滤波到地GND而不至于去影响Die的工作。
在本公开实施例中,半导体电容42为基于硅材料的芯片式电容。
图2及图3中仅示出一个功能芯片41,此仅为示例,在其他实施例中功能芯片还可以是其他数量,在此不做具体限定。
其中,功能芯片41可通过贴片胶与载片区21粘合。塑封体30可以采用塑封料树脂,用于包装功能芯片41,并且在塑封料树脂中填充有大量填充料。
在相应工艺中,功能芯片41本身外包绝缘材料,或塑封体30材料也具有绝缘性,不会产生相互干扰。
本公开实施例提供基于引线框架的单芯片单封装体封装设计方案,业内首次将单独的功能芯片封装在装片区,封装进单一的塑封体内,实现新的单芯片封装结构的简洁外形。
在本公开一种实施例中,功能芯片41的引线封装于塑封体30内,并与相应的引脚电连接,此时塑封体30对引线具有保护作用。
在一种实施例中,图2和图3示出了两个引脚22,可以分别用于连接电源端和接地,其中一个引脚为电源引脚,另一个引脚为接地引脚。
在其他可选应用场景中,引线框架可以有其他功能引脚或其他数量的引脚,可根据需要调整引线连接,在此不做限定。
在本公开一种实施例中,功能芯片41的电源接入端与电源引脚之间,功能芯片41的接地端与接地引脚之间均通过引线键合进行电连接。
在封装过程中,采用引线键合工艺形成功能芯片41的引线。引线键合(WireBonding)是一种使用细金属线,利用热、压力、超声波能量为使金属引线与装片区21所对应焊盘紧密焊合。
在可选实施例中,功能芯片41和半导体电容42的引线可以为铜线或金线。
在本公开实施例中,引线框架20的厚度h1范围为为0.1~1mm。其中如果引线框架20的厚度低于0.1,则装片区11将无法有效支撑塑封体 30;而如果引线框架20的厚度高于1mm,会带来成本问题。
在本公开一种实施例中,塑封体30厚度h2在0.5mm到3mm之间。通过设置塑封体30的厚度不小于0.5mm,能够对半导体电容42和功能芯片41形成稳定封装,并起到防潮隔离作用。通过设置塑封体30的厚度不大于3mm,能够提供合适的产品集成度。
在本公开一种实施例中,引线框架为金属材质。
本公开实施例还提供一种磁传感器,该磁传感器形成于上述单芯片封装结构,这样功能芯片为磁传感器芯片。
磁传感器是把磁场、电流、应力应变、温度、光等外界因素引起敏感元件磁性能变化转换成电信号,以这种方式来检测相应物理量的器件。磁传感器广泛用于现代工业和电子产品中以感应磁场强度来测量电流、位置、方向等物理参数,也有许多不同类型的传感器用于测量磁场和其他参数。
例如,磁传感器被广泛用于工业控制和汽车电子,能够提供新一代汽车级增强抗EMC能力的薄形一体封装。
其中,该磁传感器的基本单元可以如图2和图3所示单芯片封装结构。在此基础上,还可以增加其他元器件,来组成最终磁传感器的成品。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明,不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本实用新型的保护范围。
Claims (6)
1.一种单芯片封装结构,其特征在于,包括:
引线框架,包括位于头部的装片区及从所述装片区延伸的引脚;
位于所述装片区上、并封装在塑封体内的功能芯片,其中所述功能芯片用于与部署在外部电路中的半导体电容进行电连接。
2.根据权利要求1所述的单芯片封装结构,其特征在于,所述功能芯片的引线封装于所述塑封体内,并与相应的所述引脚电连接。
3.根据权利要求2所述的单芯片封装结构,其特征在于,所述功能芯片的电源接入端与电源引脚之间,所述功能芯片的接地端与接地引脚之间均通过引线键合进行电连接。
4.根据权利要求1所述的单芯片封装结构,其特征在于,所述引线框架的厚度范围为0.1~1mm。
5.根据权利要求1所述的单芯片封装结构,其特征在于,所述塑封体厚度在0.5mm到3mm之间。
6.根据权利要求1所述的单芯片封装结构,其特征在于,所述引线框架为金属材质。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221968394.6U CN217641313U (zh) | 2022-07-28 | 2022-07-28 | 单芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221968394.6U CN217641313U (zh) | 2022-07-28 | 2022-07-28 | 单芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217641313U true CN217641313U (zh) | 2022-10-21 |
Family
ID=83636481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221968394.6U Active CN217641313U (zh) | 2022-07-28 | 2022-07-28 | 单芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217641313U (zh) |
-
2022
- 2022-07-28 CN CN202221968394.6U patent/CN217641313U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100328143B1 (ko) | 계층화된 도전 평면을 갖는 리드 프레임 | |
US6805010B2 (en) | Pressure sensor module | |
US11287344B2 (en) | Pressure sensor module having a sensor chip and passive devices within a housing | |
US8643189B1 (en) | Packaged semiconductor die with power rail pads | |
JP2758993B2 (ja) | カプセル封じされた電子装置をパッケージした集積回路 | |
KR100514023B1 (ko) | 반도체장치 | |
US9231118B2 (en) | Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same | |
US6962081B2 (en) | Semiconductor physical quantity sensor with improved noise resistance | |
US20120061775A1 (en) | Device for use as dual-sided sensor package | |
JP2003240797A5 (zh) | ||
CN101275860A (zh) | 传感器设备 | |
US9134193B2 (en) | Stacked die sensor package | |
US5006919A (en) | Integrated circuit package | |
US7868430B2 (en) | Semiconductor device | |
EP3315921B1 (en) | Sensor package with double-sided capacitor attach on same leads and method of fabrication | |
CN217641313U (zh) | 单芯片封装结构 | |
CN115101501A (zh) | 单芯片封装结构 | |
US20070277607A1 (en) | Semiconductor acceleration sensor | |
CN1666333A (zh) | 可穿戴的硅芯片 | |
CN114927507A (zh) | 多芯片堆叠封装结构 | |
CN114899169A (zh) | 多芯片平铺封装结构 | |
CN102639980B (zh) | 具有传感器壳体的传感器 | |
CN219977582U (zh) | 一种pcb板支架和灌封胶封装的热释传感器 | |
CN218160365U (zh) | 封装结构 | |
US11482478B2 (en) | Shielded electronic package and method of fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |