CN217606815U - 应用于大功率tvs的框架 - Google Patents
应用于大功率tvs的框架 Download PDFInfo
- Publication number
- CN217606815U CN217606815U CN202221643530.4U CN202221643530U CN217606815U CN 217606815 U CN217606815 U CN 217606815U CN 202221643530 U CN202221643530 U CN 202221643530U CN 217606815 U CN217606815 U CN 217606815U
- Authority
- CN
- China
- Prior art keywords
- frame body
- frame
- etching
- tvs
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
应用于大功率TVS的框架。涉及电子元器件封装框架,尤其涉及应用于大功率TVS的框架。包括间隔设置的框体一和框体二;所述框体一的正面靠近端部设有第一蚀刻槽,其背面远离第一蚀刻槽的端部设有第一刻蚀区;所述框体一的正面靠近端部设有第二蚀刻槽,其背面远离第二蚀刻槽的端部设有第二刻蚀区。进一步,所述框体一的正面位于第一刻蚀区的正上方设有芯片焊接区。进一步,所述框体二的正面位于第二刻蚀区的正上方设有跳线焊接区。进一步,所述第一蚀刻槽设有两个,分别平行设置在框体一的正面。进一步,所述第一蚀刻槽的槽宽小于框体一的厚度。本实用新型具有结构精巧、加工简便,提高湿度等级等特点。
Description
技术领域
本实用新型涉及电子元器件封装框架,尤其涉及应用于大功率TVS的框架。
背景技术
在现今半导体器件的发展,出现了金属封装,陶瓷封装,玻璃封装的器件,以上封装更多的应用在军用方面;民用器件更多的采用了塑料封装,主要原因在于成本低,易于大批量生产;但是塑料封装属于非致密性封装;在多数塑封器件很难超过湿度等级(MSL3)的考核;基于上述问题,需提供一种封装设计,来提高塑封器件在湿度方面的可靠性能力。
实用新型内容
本实用新型针对以上问题,提供了一种结构精巧、加工简便,提高湿度等级的应用于大功率TVS的框架。
本实用新型的技术方案是:应用于大功率TVS的框架,包括间隔设置的框体一和框体二;所述框体一的正面靠近端部设有第一蚀刻槽,其背面远离第一蚀刻槽的端部设有第一刻蚀区;
所述框体一的正面靠近端部设有第二蚀刻槽,其背面远离第二蚀刻槽的端部设有第二刻蚀区。
进一步,所述框体一的正面位于第一刻蚀区的正上方设有芯片焊接区。
进一步,所述框体二的正面位于第二刻蚀区的正上方设有跳线焊接区。
进一步,所述第一蚀刻槽设有两个,分别平行设置在框体一的正面。
进一步,所述第一蚀刻槽的槽宽小于框体一的厚度。
进一步,所述第二蚀刻槽设有两个,分别平行设置在框体二的正面。
进一步,所述第二蚀刻槽的槽宽小于框体一的厚度。
进一步,所述第一蚀刻槽的底部和第二蚀刻槽的底部分别呈弧形结构。
进一步,所述框体一和框体二形成芯片框架单元;若干芯片框架单元通过铜边框连接。
进一步,所述框体一和框体二分别与铜边框连接处之间设有用于切割的分断孔。
本实用新型包括间隔设置的框体一和框体二;框体一的正面靠近端部设有第一蚀刻槽,其背面远离第一蚀刻槽的端部设有第一刻蚀区;框体一的正面靠近端部设有第二蚀刻槽,其背面远离第二蚀刻槽的端部设有第二刻蚀区。本案的正面采用第一蚀刻槽和第二蚀刻槽,背面采用第一刻蚀区和第二刻蚀区的结构设计,有效提高了塑封后的密封性,防止水汽进入,芯片完全包裹;同时通过第一刻蚀区和第二刻蚀区结构改进,提高了产品的散热性能,最大可承载240mil芯片。通过实验检测本案的框架可达到湿敏等级MSL1。本实用新型具有结构精巧、加工简便,提高湿度等级等特点。
附图说明
图1是若干芯片框架单元通过铜边框连接时状态结构示意图;
图2是芯片框架单元的结构示意图(图中单点划线处代表切断处),
图3是芯片框架单元与塑封体连接状态剖面结构示意图,
图4是第一刻蚀区和第二刻蚀区位置关系结构示意图;
图中100是框体一,110是第一蚀刻槽,120是第一刻蚀区,130是芯片焊接区,
200是框体二,210是第二蚀刻槽,220是第二刻蚀区,230是跳线焊接区,
300是铜边框,310是分断孔,
400是塑封体。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
本实用新型如图1-4所示; 应用于大功率TVS的框架,包括间隔设置的框体一100和框体二200;所述框体一100的正面靠近端部设有第一蚀刻槽110,其背面远离第一蚀刻槽110的端部设有第一刻蚀区120;
所述框体一100的正面靠近端部设有第二蚀刻槽210,其背面远离第二蚀刻槽210的端部设有第二刻蚀区220。以厚度值为0.5mm的框体一100和框体二200为例,第一刻蚀区120和第二刻蚀区220的深度值分别为0.3mm,即刻蚀去除0.3mm的深度。第一蚀刻槽110和第二蚀刻槽210的宽度分别采用0.3mm。
本案的正面采用第一蚀刻槽110和第二蚀刻槽210,背面采用第一刻蚀区120和第二刻蚀区220的结构设计,有效提高了塑封后的密封性,防止水汽进入,芯片完全包裹;同时通过第一刻蚀区120和第二刻蚀区220结构改进,提高了产品的散热性能,最大可承载240mil芯片。通过实验检测本案的框架可达到湿敏等级MSL1。
进一步限定,所述框体一100的正面位于第一刻蚀区120的正上方设有芯片焊接区130。
进一步限定,所述框体二200的正面位于第二刻蚀区220的正上方设有跳线焊接区230。
芯片焊接区130上放置芯片,本案结构可最大承载240mil的芯片,芯片键合与芯片焊接区130后,通过跳线与框体二200电性连接,跳线的一端与芯片连接,另一端与跳线焊接区230连接。实际制备过程中,跳线塑封在塑封体400内,本案图中未示出。
进一步优化,所述第一蚀刻槽110设有两个,分别平行设置在框体一100的正面。
所述第一蚀刻槽110的槽宽小于框体一100的厚度。
进一步优化,所述第二蚀刻槽210设有两个,分别平行设置在框体二200的正面。
所述第二蚀刻槽210的槽宽小于框体一100的厚度。
进一步优化,所述第一蚀刻槽110的底部和第二蚀刻槽210的底部分别呈弧形结构。
进一步限定,所述框体一100和框体二200形成芯片框架单元;若干芯片框架单元通过铜边框300连接。
所述框体一100和框体二200分别与铜边框300连接处之间设有用于切割的分断孔310,如图2所示,两端的分断孔310处分别示出了分断线,从此处进行割断。
对于本案所公开的内容,还有以下几点需要说明:
(1)、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构,其他结构可参考通常设计;
(2)、在不冲突的情况下,本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例;
以上,仅为本案所公开的具体实施方式,但本公开的保护范围并不局限于此,本案所公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.应用于大功率TVS的框架,包括间隔设置的框体一和框体二;其特征在于,所述框体一的正面靠近端部设有第一蚀刻槽,其背面远离第一蚀刻槽的端部设有第一刻蚀区;
所述框体一的正面靠近端部设有第二蚀刻槽,其背面远离第二蚀刻槽的端部设有第二刻蚀区。
2.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述框体一的正面位于第一刻蚀区的正上方设有芯片焊接区。
3.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述框体二的正面位于第二刻蚀区的正上方设有跳线焊接区。
4.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述第一蚀刻槽设有两个,分别平行设置在框体一的正面。
5.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述第一蚀刻槽的槽宽小于框体一的厚度。
6.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述第二蚀刻槽设有两个,分别平行设置在框体二的正面。
7.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述第二蚀刻槽的槽宽小于框体一的厚度。
8.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述第一蚀刻槽的底部和第二蚀刻槽的底部分别呈弧形结构。
9.根据权利要求1所述的应用于大功率TVS的框架,其特征在于,所述框体一和框体二形成芯片框架单元;若干芯片框架单元通过铜边框连接。
10.根据权利要求9所述的应用于大功率TVS的框架,其特征在于,所述框体一和框体二分别与铜边框连接处之间设有用于切割的分断孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221643530.4U CN217606815U (zh) | 2022-06-29 | 2022-06-29 | 应用于大功率tvs的框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221643530.4U CN217606815U (zh) | 2022-06-29 | 2022-06-29 | 应用于大功率tvs的框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217606815U true CN217606815U (zh) | 2022-10-18 |
Family
ID=83589992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221643530.4U Active CN217606815U (zh) | 2022-06-29 | 2022-06-29 | 应用于大功率tvs的框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217606815U (zh) |
-
2022
- 2022-06-29 CN CN202221643530.4U patent/CN217606815U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2581937B1 (en) | Resin-sealed semiconductor device and method for manufacturing same | |
US7095096B1 (en) | Microarray lead frame | |
US9972561B2 (en) | QFN package with grooved leads | |
US9318422B2 (en) | Flat no-lead package and the manufacturing method thereof | |
US20120112333A1 (en) | Semiconductor device with nested rows of contacts | |
CN112216666B (zh) | 元器件电性连接方法及芯片封装 | |
US20150294925A1 (en) | Quad flat no-lead package and manufacturing method thereof | |
EP3971959A1 (en) | Package structure for low-capacity tvs | |
CN217606815U (zh) | 应用于大功率tvs的框架 | |
WO2007089209A1 (en) | Fabrication of a qfn integrated circuit package | |
EP0086724A2 (en) | Integrated circuit lead frame with improved power dissipation | |
US7619307B1 (en) | Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package | |
KR20240018379A (ko) | Tvs 디바이스들을 위한 패키지 구조 어셈블리 | |
CN112259463A (zh) | 扇出芯片的封装方法及扇出芯片封装结构 | |
CN112635408B (zh) | 一种dbc基板上铜箔台阶的制作方法 | |
CN203812873U (zh) | 导线框架与无外引脚封装构造 | |
CN102891090A (zh) | 半导体器件及其封装方法 | |
JP2003068962A (ja) | 半導体装置製造用のフレームおよび半導体装置の製造方法 | |
US8106489B1 (en) | Integrated circuit package and packaging method | |
CN212342600U (zh) | 一种封装结构和半导体封装 | |
CN221508167U (zh) | 一种多芯sop的封装结构 | |
JP2005277231A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
CN215496713U (zh) | 一种被动元件与芯片堆叠的封装结构及系统 | |
KR100355797B1 (ko) | 반도체패키지 및 그 제조 방법 | |
CN215988742U (zh) | 引线框架及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |