CN217562598U - 一种电容和电子设备 - Google Patents

Abstract

本申请提供一种电容和电子设备，该电子设备包括：电容，电容包括：衬底和至少一个电容单元。衬底的表面形成有凹槽。电容单元包括本体、第一外电极和第二外电极，本体位于凹槽内，本体包括多层内电极层和多层介电层，多层内电极层与凹槽的槽壁层叠设置，每层内电极层的边缘表面形成本体的背离凹槽的底面的一侧的表面的一部分，多层内电极层包括多层第一电极层和多层第二电极层，第一外电极和第二外电极设置于本体的背离凹槽的底面的一侧，第一外电极与每层第一电极层电连接，第二外电极与每层第二电极层电连接。在本申请的电子设备中，有利于实现电子设备的轻薄化。

Description

一种电容和电子设备

技术领域

本申请涉及电子技术领域，尤其涉及一种电容和电子设备

背景技术

目前，手机、平板电脑、个人电脑(personal computer，PC)等电子设备越来越趋于薄型化设计，以满足用户的使用需求。为了实现电子设备的薄型化，有的厂商选择对电子设备内部的电容进行薄型化设计。然而，薄型化的电容与大容量的电容往往是矛盾的，因此，如何设计一种兼具薄型化和大容量的电容，是亟待解决的技术问题。

实用新型内容

本申请实施例提供一种电容和电子设备，该电容兼具薄型化和大容量的优点。

为达到上述目的，本申请的实施例采用如下技术方案：

第一方面，本申请提供了一种电子设备，该电子设备包括：电容，电容包括：衬底和至少一个电容单元。衬底的表面形成有凹槽。电容单元包括本体、第一外电极和第二外电极，本体位于凹槽内，本体包括多层内电极层和多层介电层，多层内电极层与凹槽的槽壁层叠设置，每层内电极层的边缘表面形成本体的背离凹槽的底面的一侧的表面的一部分，多层内电极层包括多层第一电极层和多层第二电极层，第一电极层和第二电极层的极性相反，第一电极层和第二电极层交替排布且通过介电层绝缘隔开，第一外电极和第二外电极设置于本体的背离凹槽的底面的一侧，第一外电极与每层第一电极层电连接，第二外电极与每层第二电极层电连接。

在本申请实施例的电子设备中，通过设置电容，并且在电容的在衬底上设置凹槽，在凹槽的槽壁上层叠设置本体的多层内电极层，这样避免了在衬底上位于凹槽的外侧的区域布置内电极层和介电层，不但可以减小整个电容的厚度，实现电容的轻薄化设计，从而有利于实现电子设备的轻薄化设计，而且凹槽内多层第一电极层和多层第二电极层的设置，使得内电极层的层叠密度提高，从而可增大电容的容量。

在本申请第一方面的一种可能的实现方式中，介电层的材质选自二氧化铪、二氧化钛和二氧化锆的至少之一。这样一来，介电层的绝缘效果较好。

在本申请第一方面的一种可能的实现方式中，凹槽的深度尺寸为h，凹槽的开口处的宽度尺寸为d，h和d满足：d≥h。这样一来，从增大凹槽的开口处的宽度的角度出发，来增大凹槽的槽壁的面积，以便于提高内电极层的面积，提高电容的容量，并且还有利于降低凹槽的加工难度，同时还解决了从增大凹槽的开槽的深度尺寸与开槽的宽度尺寸的比值的角度出发所带来的加工困难，良率低的问题。

在本申请第一方面的一种可能的实现方式中，在由凹槽的底面到凹槽的开口的方向上，凹槽的横截面积具有增大的趋势。这样，一方面可以便于凹槽的加工制造，另一方面还可以便于内电极层和介电层的沉积，以便于内电极层的边缘表面和介电层的边缘表面背离凹槽的底面设置，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽的槽壁的表面积，以便于进一步地增大第一电极层和第二电极层的面积，提高电容的容量。

在本申请第一方面的一种可能的实现方式中，在由凹槽的底面到凹槽的开口的方向上，凹槽的整个内周面相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置。这样，一方面可以便于凹槽的加工制造，另一方面还可以便于内电极层和介电层的沉积，以便于内电极层的边缘表面和介电层的边缘表面背离凹槽的底面设置，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽的槽壁的表面积，以便于进一步地增大第一电极层和第二电极层的面积，提高电容的容量。

在本申请第一方面的一种可能的实现方式中，凹槽的内周面与凹槽的底面之间的夹角α的取值范围为：100°＜α＜150°。例如，凹槽的内周面与凹槽的底面之间的夹角为105°、110°、120°、125°、130°、135°、140°、145°或148°。这样设置，凹槽的内周面与凹槽的底面之间的夹角范围更加合理，可以进一步便于内电极层和介电层的沉积，提高内电极层的层叠密度，并且还可以便于将内电极层的边缘表面的宽度和介电层的边缘表面的宽度设置在合理的范围内，进而便于外电极与内电极层的电连接。此外，还可以保证凹槽的深度尺寸处于合理范围内，进而利于增大凹槽的槽壁的表面积，以便于进一步地增大第一电极层和第二电极层的面积，提高电容的容量。

在本申请第一方面的一种可能的实现方式中，在由凹槽的底面到凹槽的开口的方向上，凹槽的内周面的在其自身周向上的一部分相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置，凹槽的内周面的在其自身周向上的其余部分与凹槽的底面垂直设置。

在本申请第一方面的一种可能的实现方式中，凹槽的整个内周面形成为阶梯状，以使得在由凹槽的底面到凹槽的开口的方向上，凹槽的横截面积具有增大的趋势。

在本申请第一方面的一种可能的实现方式中，凹槽的内周面的在其自身周向上的一部分形成为阶梯面，凹槽的内周面的在其自身周向上的其余部分与凹槽的底面垂直设置。

在本申请第一方面的一种可能的实现方式中，凹槽的内周面的在其自身周向上的一部分形成为阶梯面，凹槽的内周面的在其自身周向上的其余部分相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置。

在本申请第一方面的一种可能的实现方式中，电容单元的多层内电极层覆盖凹槽的整个槽壁，每层内电极层的边缘表面位于凹槽的开口处。这样设置，可以增大内电极层的面积，从而进一步地增大电容的容量。

在本申请第一方面的一种可能的实现方式中，电容单元整体位于凹槽内，这样设置，有利于进一步降低电容的厚度，进一步地实现电容的薄型化设计。

在本申请第一方面的一种可能的实现方式中，第一外电极包括：一个第一外接部和多个间隔开的第一分支部，多个第一分支部的一端均与第一外接部固定并电连接，多个第一分支部的另一端与多层第一电极层一一对应且电连接。这样，利用多个第一分支部分别接入对应的第一电极层，并且利用多个第一分支部将所有的第一电极层并联汇集到第一外接部上，以便于通过第一外接部与本体外部的电路的电连接。

在本申请第一方面的一种可能的实现方式中，在由凹槽的开口的中心到凹槽的开口的边缘的方向上，多个第一分支部依次排布。这样设置，有利于减小第一外接部的尺寸，降低材料成本，并且还可以防止因将第一外接部的尺寸设置的过大，而存在与其它的结构接触产生短路的风险，从而提高第一外电极使用的可靠性。

在本申请第一方面的一种可能的实现方式中，第二外电极包括一个第二外接部和多个间隔开的第二分支部，多个第二分支部的一端均与第二外接部固定并电连接，多个第二分支部的另一端与多层第二电极层一一对应且电连接。这样，可以利用多个第二分支部分别接入对应的第二电极层，并且利用多个第二分支部将所有的第二电极层并联汇集到第二外接部上，以便于通过第二外接部与本体外部的电路的电连接。

在本申请第一方面的一种可能的实现方式中，电子设备包括多个第一控制开关；第二外电极包括多个间隔开的第二分支部，多个第一控制开关、多个第二分支部与多层第二电极层一一对应，每层第二电极层通过对应的第二分支部与第一控制开关串联。这样一来，用户可以通过控制第一控制开关的通断，来实现该电容单元中工作的第二电极层的数量，从而可以起到调节电容单元的容量的作用。

在本申请第一方面的一种可能的实现方式中，第一控制开关为半导体开关。

在本申请第一方面的一种可能的实现方式中，半导体开关可以一体地形成在衬底上。

在本申请第一方面的一种可能的实现方式中，在由凹槽的开口的中心到凹槽的开口的边缘的方向上，多个第二分支部依次排布。这样设置，有利于减小第二外接部的尺寸，降低材料成本，并且还可以防止因将第二外接部的尺寸设置的过大，而存在与其它的结构接触产生短路的风险，从而提高第二外电极使用的可靠性。

在本申请第一方面的一种可能的实现方式中，凹槽与多个电容单元对应，多个电容单元并联连接，多个电容单元的本体与凹槽的槽壁依次层叠设置，且相邻的两个电容单元的本体之间通过介质层绝缘隔开。通过设置多个电容单元，有利于利用不同的电容单元分别与不同的控制开关串联，以实现对电容的容量进行调节的目的。

在本申请第一方面的一种可能的实现方式中，介质层的材质选自二氧化铪、二氧化钛和二氧化锆中的至少之一。这样，可以提高介质层的绝缘效果，降低相邻的两个电容单元之间的正负电极的耦合作用，提高电容工作的可靠性。

在本申请第一方面的一种可能的实现方式中，介质层的材质与介电层的材质可以相同，这样可以选择一种材质分别制作介质层和介电层即可，避免了选择两种不同的材质分别制作介质层和介电层所带来的工艺复杂的问题。

在本申请第一方面的一种可能的实现方式中，位于介质层两侧且与介质层最相邻的两个内电极层的极性相同。这样设置，可以降低相邻的两个电容单元之间的正负电极的耦合作用，提高电容工作的可靠性。

在本申请第一方面的一种可能的实现方式中，介质层的厚度大于介电层的厚度。这样设置，可以提高相邻的两个电容单元之间的隔离效果，进一步降低相邻的两个电容单元之间的正负电极的耦合作用，提高电容工作的可靠性，同时还可以保证该凹槽内，内电极层的层叠密度，提高电容的容量。

在本申请第一方面的一种可能的实现方式中，为了在电容中集成更多层的内电极层，以提高电容的容量，介质层的厚度与介电层的厚度相等。

在本申请第一方面的一种可能的实现方式中，电子设备包括多个第二控制开关，每个第二控制开关与至少一个电容单元相对应，每个电容单元通过其自身的第二外电极与对应的第二控制开关串联连接。这样设置，通过控制第二控制开关的通断，可以分别控制不同的电容单元的工作与否，从而可以对实际工作的电容单元的数量进行控制，以实现对电容的容量进行调节的目的。

在本申请第一方面的一种可能的实现方式中，第二控制开关为半导体开关。

在本申请第一方面的一种可能的实现方式中，半导体开关可以一体地形成在衬底上。

在本申请第一方面的一种可能的实现方式中，多个第二控制开关与多个电容单元一一对应。

在本申请第一方面的一种可能的实现方式中，每个第二控制开关与不同数量的电容单元相对应，每个电容单元通过其自身的第二外电极与对应的第二控制开关串联连接。

在本申请第一方面的一种可能的实现方式中，在每个电容单元中，第一外电极为多个，多个第一外电极沿凹槽的周向间隔开设置。这样，可以利于形成多通道电容单元，降低电容单元的耦合影响，实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第一方面的一种可能的实现方式中，在每个电容单元中，第一外电极为一个。这样设置，可以简化电容单元的结构，降低成本。

在本申请第一方面的一种可能的实现方式中，在每个电容单元中，第二外电极为多个，多个第二外电极沿凹槽的周向间隔开设置。这样，可以利于形成多通道电容单元，降低电容单元的耦合影响，实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第一方面的一种可能的实现方式中，在每个电容单元中，多个第一外电极在凹槽的周向上均匀间隔开设置。多个第二外电极在凹槽的周向上均匀间隔开设置。这样，可以进一步地实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第一方面的一种可能的实现方式中，在每个电容单元中，第一外电极和第二外电极的数量相同，并且多个第一外电极和多个第二外电极在凹槽的周向上交替分布。这样，可进一步实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第一方面的一种可能的实现方式中，在每个电容单元中，第二外电极为一个。这样设置，可以简化电容单元的结构，降低成本。

在本申请第一方面的一种可能的实现方式中，电容包括绝缘层，绝缘层覆盖位于凹槽内的所有的电容单元的本体，所有的电容单元的第一外电极和第二外电极分别穿设于绝缘层与对应的本体的内电极层电连接。这样可提高对电容的防水效果，保证电容稳定的工作。

在本申请第一方面的一种可能的实现方式中，凹槽为多个，每个凹槽对应至少一个电容单元。这样，每个凹槽以及位于该凹槽内的电容单元可以构成一个电容单体，从而有利于利用不同的电容单体与控制开关电连接，以实现对电容的容量调节的目的，并且，还有利于增大电容的容量。

在本申请第一方面的一种可能的实现方式中，电子设备包括多个第三控制开关，多个第三控制开关的数量与多个电容单体的数量相同且一一对应，相对应的第三控制开关和电容单体串联连接。这样，可以通过控制导通的第三控制开关的数量，来调整工作的电容单体的数量，进而调整电容的容量。

在本申请第一方面的一种可能的实现方式中，衬底为半导体衬底。

具体的，衬底为硅衬底。

在本申请第一方面的一种可能的实现方式中，电子设备还包括电子元器件和电路板，电路板上形成有焊盘，电子元器件的朝向电路板的表面具有引脚，引脚与焊盘相连，电容设置于电子元器件上，且位于电路板与电子元器件之间。

第二方面，本申请提供了一种电容，包括：衬底和至少一个电容单元。衬底的表面形成有凹槽。电容单元包括本体、第一外电极和第二外电极，本体位于凹槽内，本体包括多层内电极层和多层介电层，多层内电极层与凹槽的槽壁层叠设置，每层所述内电极层的边缘表面形成所述本体的背离所述凹槽的底面的一侧的表面的一部分，多层内电极层包括多层第一电极层和多层第二电极层，第一电极层和第二电极层的极性相反，第一电极层和第二电极层交替排布且通过介电层绝缘隔开，第一外电极和第二外电极设置于本体的背离凹槽的底面的一侧，第一外电极与每层第一电极层电连接，第二外电极与每层第二电极层电连接。

在本申请实施例的电容中，通过在衬底上设置凹槽，并且在凹槽的槽壁上层叠设置本体的多层内电极层，这样避免了在衬底上位于凹槽的外侧的区域布置内电极层和介电层，不但可以减小整个电容的厚度，实现电容的轻薄化设计，而且凹槽内多层第一电极层和多层第二电极层的设置，使得内电极层的层叠密度提高，从而可增大电容的容量。

在本申请第二方面的一种可能的实现方式中，介电层的材质选自二氧化铪、二氧化钛和二氧化锆的至少之一。这样一来，介电层的绝缘效果较好。

在本申请第二方面的一种可能的实现方式中，凹槽的深度尺寸为h，凹槽的开口处的宽度尺寸为d，h和d满足：d≥h。这样一来，从增大凹槽的开口处的宽度的角度出发，来增大凹槽的槽壁的面积，以便于提高内电极层的面积，提高电容的容量，并且还有利于降低凹槽的加工难度，同时还解决了从增大凹槽的开槽的深度尺寸与开槽的宽度尺寸的比值的角度出发所带来的加工困难，良率低的问题。

在本申请第二方面的一种可能的实现方式中，在由凹槽的底面到凹槽的开口的方向上，凹槽的横截面积具有增大的趋势。这样，一方面可以便于凹槽的加工制造，另一方面还可以便于内电极层和介电层的沉积，以便于内电极层的边缘表面和介电层的边缘表面背离凹槽的底面设置，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽的槽壁的表面积，以便于进一步地增大第一电极层和第二电极层的面积，提高电容的容量。

在本申请第二方面的一种可能的实现方式中，在由凹槽的底面到凹槽的开口的方向上，凹槽的整个内周面相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置。这样，一方面可以便于凹槽的加工制造，另一方面还可以便于内电极层和介电层的沉积，以便于内电极层的边缘表面和介电层的边缘表面背离凹槽的底面设置，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽的槽壁的表面积，以便于进一步地增大第一电极层和第二电极层的面积，提高电容的容量。

在本申请第二方面的一种可能的实现方式中，凹槽的内周面与凹槽的底面之间的夹角α的取值范围为：100°＜α＜150°。例如，凹槽的内周面与凹槽的底面之间的夹角为105°、110°、120°、125°、130°、135°、140°、145°或148°。这样设置，凹槽的内周面与凹槽的底面之间的夹角范围更加合理，可以进一步便于内电极层和介电层的沉积，提高内电极层的层叠密度，并且还可以便于将内电极层的边缘表面的宽度和介电层的边缘表面的宽度设置在合理的范围内，进而便于外电极与内电极层的电连接。此外，还可以保证凹槽的深度尺寸处于合理范围内，进而利于增大凹槽的槽壁的表面积，以便于进一步地增大第一电极层和第二电极层的面积，提高电容的容量。

在本申请第二方面的一种可能的实现方式中，在由凹槽的底面到凹槽的开口的方向上，凹槽的内周面的在其自身周向上的一部分相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置，凹槽的内周面的在其自身周向上的其余部分与凹槽的底面垂直设置。

在本申请第二方面的一种可能的实现方式中，凹槽的整个内周面形成为阶梯状，以使得在由凹槽的底面到凹槽的开口的方向上，凹槽的横截面积具有增大的趋势。

在本申请第二方面的一种可能的实现方式中，凹槽的内周面的在其自身周向上的一部分形成为阶梯面，凹槽的内周面的在其自身周向上的其余部分与凹槽的底面垂直设置。

在本申请第二方面的一种可能的实现方式中，凹槽的内周面的在其自身周向上的一部分形成为阶梯面，凹槽的内周面的在其自身周向上的其余部分相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置。

在本申请第二方面的一种可能的实现方式中，电容单元的多层内电极层覆盖凹槽的整个槽壁，每层内电极层的边缘表面位于凹槽的开口处。这样设置，可以增大内电极层的面积，从而进一步地增大电容的容量。

在本申请第二方面的一种可能的实现方式中，电容单元整体位于凹槽内，这样设置，有利于进一步降低电容的厚度，进一步地实现电容的薄型化设计。

在本申请第二方面的一种可能的实现方式中，第一外电极包括：一个第一外接部和多个间隔开的第一分支部，多个第一分支部的一端均与第一外接部固定并电连接，多个第一分支部的另一端与多层第一电极层一一对应且电连接。这样，利用多个第一分支部分别接入对应的第一电极层，并且利用多个第一分支部将所有的第一电极层并联汇集到第一外接部上，以便于通过第一外接部与本体外部的电路的电连接。

在本申请第二方面的一种可能的实现方式中，在由凹槽的开口的中心到凹槽的开口的边缘的方向上，多个第一分支部依次排布。这样设置，有利于减小第一外接部的尺寸，降低材料成本，并且还可以防止因将第一外接部的尺寸设置的过大，而存在与其它的结构接触产生短路的风险，从而提高第一外电极使用的可靠性。

在本申请第二方面的一种可能的实现方式中，第二外电极包括一个第二外接部和多个间隔开的第二分支部，多个第二分支部的一端均与第二外接部固定并电连接，多个第二分支部的另一端与多层第二电极层一一对应且电连接。这样，可以利用多个第二分支部分别接入对应的第二电极层，并且利用多个第二分支部将所有的第二电极层并联汇集到第二外接部上，以便于通过第二外接部与本体外部的电路的电连接。

在本申请第二方面的一种可能的实现方式中，衬底上一体地设有多个第一控制开关，第一控制开关为半导体开关；第二外电极包括多个间隔开的第二分支部，多个第一控制开关、多个第二分支部与多层第二电极层一一对应，每层第二电极层通过对应的第二分支部与第一控制开关串联。这样一来，用户可以通过控制第一控制开关的通断，来实现该电容单元中工作的第二电极层的数量，从而可以起到调节电容单元的容量的作用。

在本申请第二方面的一种可能的实现方式中，在由凹槽的开口的中心到凹槽的开口的边缘的方向上，多个第二分支部依次排布。这样设置，有利于减小第二外接部的尺寸，降低材料成本，并且还可以防止因将第二外接部的尺寸设置的过大，而存在与其它的结构接触产生短路的风险，从而提高第二外电极使用的可靠性。

在本申请第二方面的一种可能的实现方式中，凹槽与多个电容单元对应，多个电容单元并联连接，多个电容单元的本体与凹槽的槽壁依次层叠设置，且相邻的两个电容单元的本体之间通过介质层绝缘隔开。通过设置多个电容单元，有利于利用不同的电容单元分别与不同的控制开关串联，以实现对电容的容量进行调节的目的。

在本申请第二方面的一种可能的实现方式中，介质层的材质选自二氧化铪、二氧化钛和二氧化锆中的至少之一。这样，可以提高介质层的绝缘效果，降低相邻的两个电容单元之间的正负电极的耦合作用，提高电容工作的可靠性。

在本申请第二方面的一种可能的实现方式中，介质层的材质与介电层的材质可以相同，这样可以选择一种材质分别制作介质层和介电层即可，避免了选择两种不同的材质分别制作介质层和介电层所带来的工艺复杂的问题。

在本申请第二方面的一种可能的实现方式中，位于介质层两侧且与介质层最相邻的两个内电极层的极性相同。这样设置，可以降低相邻的两个电容单元之间的正负电极的耦合作用，提高电容工作的可靠性。

在本申请第二方面的一种可能的实现方式中，介质层的厚度大于介电层的厚度。这样设置，可以提高相邻的两个电容单元之间的隔离效果，进一步降低相邻的两个电容单元之间的正负电极的耦合作用，提高电容工作的可靠性，同时还可以保证该凹槽内，内电极层的层叠密度，提高电容的容量。

在本申请第二方面的一种可能的实现方式中，为了在电容中集成更多层的内电极层，以提高电容的容量，介质层的厚度与介电层的厚度相等。

在本申请第二方面的一种可能的实现方式中，衬底上一体地设有多个第二控制开关，第二控制开关为半导体开关。每个第二控制开关与至少一个电容单元相对应，每个电容单元通过其自身的第二外电极与对应的第二控制开关串联连接。这样设置，通过控制第二控制开关的通断，可以分别控制不同的电容单元的工作与否，从而可以对实际工作的电容单元的数量进行控制，以实现对电容的容量进行调节的目的。

在本申请第二方面的一种可能的实现方式中，多个第二控制开关与多个电容单元一一对应。

在本申请第二方面的一种可能的实现方式中，每个第二控制开关与不同数量的电容单元相对应，每个电容单元通过其自身的第二外电极与对应的第二控制开关串联连接。

在本申请第二方面的一种可能的实现方式中，在每个电容单元中，第一外电极为多个，多个第一外电极沿凹槽的周向间隔开设置。这样，可以利于形成多通道电容单元，降低电容单元的耦合影响，实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第二方面的一种可能的实现方式中，在每个电容单元中，第一外电极为一个。这样设置，可以简化电容单元的结构，降低成本。

在本申请第二方面的一种可能的实现方式中，在每个电容单元中，第二外电极为多个，多个第二外电极沿凹槽的周向间隔开设置。这样，可以利于形成多通道电容单元，降低电容单元的耦合影响，实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第二方面的一种可能的实现方式中，在每个电容单元中，多个第一外电极在凹槽的周向上均匀间隔开设置。多个第二外电极在凹槽的周向上均匀间隔开设置。这样，可以进一步地实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第二方面的一种可能的实现方式中，在每个电容单元中，第一外电极和第二外电极的数量相同，并且多个第一外电极和多个第二外电极在凹槽的周向上交替分布。这样，可进一步实现电容单元中内部电荷的均匀分布，有利于提高电容的充放电速度。

在本申请第二方面的一种可能的实现方式中，在每个电容单元中，第二外电极为一个。这样设置，可以简化电容单元的结构，降低成本。

在本申请第二方面的一种可能的实现方式中，电容包括绝缘层，绝缘层覆盖位于凹槽内的所有的电容单元的本体，所有的电容单元的第一外电极和第二外电极分别穿设于绝缘层与对应的本体的内电极层电连接。这样可提高对电容的防水效果，保证电容稳定的工作。

在本申请第二方面的一种可能的实现方式中，凹槽为多个，每个凹槽对应至少一个电容单元。这样，每个凹槽以及位于该凹槽内的电容单元可以构成一个电容单体，从而有利于利用不同的电容单体与控制开关电连接，以实现对电容的容量调节的目的，并且，还有利于增大电容的容量。

在本申请第二方面的一种可能的实现方式中，衬底上一体地形成有多个第三控制开关，第三控制开关为半导体开关，多个第三控制开关的数量与多个电容单体的数量相同且一一对应，相对应的第三控制开关和电容单体串联连接。这样，可以通过控制导通的第三控制开关的数量，来调整工作的电容单体的数量，进而实现调整电容的容量的目的。

在本申请第二方面的一种可能的实现方式中，衬底为半导体衬底。

具体的，衬底为硅衬底。

第三方面，本申请提供一种电容的加工方法，包括如下步骤：提供一衬底基材、刻蚀剂和掩膜。其中，掩膜上具有开口。在衬底基材的上方放置掩膜，并且将衬底基材上的待刻蚀区域与掩膜上的开口对应，以便于待刻蚀区域从开口露出，并且对衬底基材进行各向异性刻蚀，以加工出具有凹槽的衬底。其中，在由凹槽的底面到凹槽的开口的方向上，凹槽的整个内周面相对凹槽的底面朝向远离凹槽的中心线的方向倾斜设置。在凹槽的整个槽壁上沉积第一介电膜层，以将凹槽的槽壁与待沉积的内电极膜层绝缘隔开。依次沉积第一电极膜层、介电膜层和第二电极膜层，并且重复沉积介电膜层、第一电极膜层、介电膜层和第二电极膜层的操作，以使得第一电极膜层和第二电极膜层均为多层，且相邻的第一电极膜层和第二电极膜层之间为介电膜层。在最外层的第二电极膜层的表面上沉积最外层的介电膜层。在凹槽的开口处，对第一电极膜层、介电膜层、第二电极膜层进行平坦化处理，以获得顶部形貌平整且边缘清晰的第一电极层、介电层、第二电极层。在凹槽的开口处沉积绝缘层部以覆盖凹槽的开口和位于凹槽内的内电极层的边缘表面和介电层的边缘表面。采用光刻工艺，在绝缘层部上加工与多层第一电极层的边缘表面依次正对的第一通孔，且加工与多层第二电极层的边缘表面依次正对的第二通孔，以获得绝缘层。在第一通孔内沉积生长金属线路以形成第一分支部，并且在绝缘层的上方进一步沉积金属线路以形成连接多个第一分支部的第一外接部；在第二通孔内沉积生长金属线路以形成第二分支部，并且在绝缘层的上方进一步沉积金属线路以形成连接多个第二分支部的第二外接部。

在本申请实施例的电容的加工方法中，通过在衬底上刻蚀凹槽，并且在凹槽的槽壁上沉积多层内电极层，这样可以减小整个电容的厚度，实现电容的轻薄化设计，而且凹槽内多层第一电极层和多层第二电极层的设置，使得内电极层的层叠密度提高，从而可增大电容的容量。

在本申请第三方面的一种可能的实现方式中，刻蚀剂为四氟化碳(CF4)、氟化氢(HF)、四甲基氢氧化铵(TMAH)或它们的组合。

附图说明

图1为本申请实施例提供的电子设备的立体图；

图2为本申请实施例提供的电子设备的分解示意图；

图3为本申请实施例提供的电路板组件的示意图；

图4为本申请实施例提供的第一种电容的截面结构示意图；

图5为本申请实施例提供的第二种电容的截面结构示意图；

图6为根据图5所示的电容的俯视示意图，其中，绝缘层未示出；

图7为本申请实施例提供的第三种电容的截面结构示意图；

图8为本申请实施例提供的第四种电容的截面结构示意图；

图9为本申请实施例提供的第五种电容的俯视示意图，其中，绝缘层未示出；

图10为本申请实施例提供的第六种电容的俯视示意图，其中，绝缘层未示出；

图11为本申请实施例提供的第七种电容与第一控制开关、电子元器件和控制模块的电连接示意图；

图12为本申请实施例提供的第八种电容的截面结构示意图；

图13为本申请实施例提供的第九种电容的截面结构示意图；

图14为本申请实施例提供的第九种电容与第二控制开关、电子元器件和控制模块的电连接示意图；

图15为根据图14所示的电容与第二控制开关的电连接示意图；

图16为本申请实施例提供的第十种电容与第二控制开关的电连接示意图；

图17为本申请实施例提供的第十一种电容与第二控制开关、电子元器件和控制模块的电连接示意图；

图18为本申请实施例提供的另一种衬底的示意图；

图19为本申请实施例提供的电容的加工方法的图示示意图；

图20为本申请实施例提供的电容的加工方法的流程图。

附图标记：

100、电子设备；

10、屏幕；11、透光盖板；12、显示屏；

20、壳体；21、背盖；22、边框；23、中板；23a、安装槽；

30、电路板；

40、电子元器件；

50、电池；

60、电容；61、衬底；611、凹槽；612、间隔部；613、绝缘填充部；62、电容单元；621、本体；6211、第一电极层；6212、介电层；6213、第二电极层；622、第一外电极；6221、第一外接部；6222、第一分支部；623、第二外电极；6231、第二外接部；6232、第二分支部；63、绝缘层；631、第一通孔；632、第二通孔；64、第一控制开关；65、第二控制开关；66、介质层；

70、控制模块；

61a、衬底基材；6211a、第一电极膜层；6212a、介电膜层；6213a、第二电极膜层；63a、绝缘层部；

A、掩膜。

具体实施方式

在本申请实施例中，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，“连接”可以是可拆卸地连接，也可以是不可拆卸地连接；可以是直接连接，也可以通过中间媒介间接连接。其中，“固定连接”是指彼此连接且连接后的相对位置关系不变。“转动连接”是指彼此连接且连接后能够相对转动。“滑动连接”是指彼此连接且连接后能够相对滑动。

本申请实施例中所提到的方位用语，例如，“内”、“外”等，仅是参考附图的方向，因此，使用的方位用语是为了更好、更清楚地说明及理解本申请实施例，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。在本申请实施例的描述中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请实施例中，“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本申请提供一种电子设备，该电子设备为追求厚度薄型化的一类电子设备。具体的，该电子设备包括但不限于手机、平板电脑(tablet personal computer)、膝上型电脑(laptop computer)、个人数码助理(personal digital assistant，PDA)、个人计算机、笔记本电脑、车载设备、可穿戴设备、随身听、收音机、电视机、音箱等。其中，可穿戴设备包括但不限于智能手环、智能手表、智能头戴显示器、智能眼镜等。

在本申请实施例的电子设备中，通过设置电容，并且在电容的衬底上设置凹槽，在凹槽的槽壁上层叠设置多层内电极层，这样避免了在衬底上位于凹槽的外侧的区域布置内电极层和介电层，不但可以减小整个电容的厚度，实现电容的轻薄化设计，还有利于实现电子设备的轻薄化设计，而且凹槽内多层第一电极层和多层第二电极层的设置，使得内电极层的层叠密度提高，从而可增大电容的容量。

下面结合具体附图对本申请实施例提供的电子设备进行详细说明。

请参阅图1和图2，图1为本申请实施例提供的电子设备100的立体图；图2为本申请实施例提供的电子设备100的分解示意图。在本实施例中，电子设备100为平板手机，平板手机的厚度越小，手感越好。具体地，电子设备100包括屏幕10、背壳20、电池50和电路板组件。

可以理解的是，图1和图2以及下文相关附图仅示意性的示出了电子设备100包括的一些部件，这些部件的实际形状、实际大小、实际位置和实际构造不受图1和图2以及下文各附图的限定。此外，当电子设备100为一些其他形态的设备时，电子设备100也可以不包括屏幕10。

在图1和图2所示的实施例中，电子设备100呈矩形平板状。为了方便下文各实施例的描述，建立XYZ坐标系。具体的，定义电子设备100的宽度方向为X轴方向，定义电子设备100的长度方向为Y轴方向，电子设备100的厚度方向为Z轴方向。可以理解的是，电子设备100的坐标系设置可以根据实际需要进行灵活设置，在此不做具体限定。在其他一些实施例中，电子设备100的形状也可以为正方形平板状、菱形平板状、圆形平板状、椭圆形平板状或者异形平板状等等。

屏幕10用于显示图像、视频等。请参阅图2，屏幕10包括透光盖板11和显示屏12(英文名称：panel，也称为显示面板)。透光盖板11与显示屏12层叠设置。具体的，透光盖板11与显示屏12之间可通过胶粘等方式固定连接。透光盖板11主要用于对显示屏12起到保护以及防尘作用。透光盖板11的材质包括但不限于玻璃、陶瓷和塑料。显示屏12可以采用柔性显示屏，也可以采用刚性显示屏。例如，显示屏12可以为有机发光二极管(organic light-emitting diode，OLED)显示屏，有源矩阵有机发光二极体或主动矩阵有机发光二极体(active-matrix organic light-emitting diode，AMOLED)显示屏，迷你发光二极管(miniorganic light-emitting diode)显示屏，微型发光二极管(micro organic light-emitting diode)显示屏，微型有机发光二极管(micro organic light-emitting diode)显示屏，量子点发光二极管(quantum dot light emitting diodes，QLED)显示屏，或液晶显示屏(liquid crystal display，LCD)，等等。

背壳20用于保护电子设备100的内部电子器件。请继续参阅图1和图2，背壳20包括背盖21和边框22。背盖21位于显示屏12远离透光盖板11的一侧，并与透光盖板11、显示屏12层叠设置。边框22位于背盖21与透光盖板11之间，且边框22固定于背盖21上。示例性的，边框22可以通过粘胶、卡接、焊接或螺钉连接固定连接于背盖21上。边框22也可以与背盖21为一体成型结构，也即边框22与背盖21为一个整体结构。背盖21的材质包括但不限于金属、陶瓷、塑胶和玻璃。为了实现电子设备100的轻薄化同时保证背盖21的结构强度，背盖21的材质可选为金属。边框22的材质包括但不限于金属、陶瓷、塑胶和玻璃。边框22的材质可与背盖21的材质相同，当然也可不同。

透光盖板11固定于边框22上。具体的，透光盖板11可以通过胶粘固定于边框22上。透光盖板11、背盖21与边框22围成电子设备100的内部容纳空间。该内部容纳空间将显示屏12、电路板组件和电池50容纳在内。

电池50固定于电子设备100的背壳20中。电池50用于为电路板组件和屏幕10等提供电量。具体的，电池50可以固定于显示屏12的朝向背盖21的表面。示例性的，电池50可以通过螺纹连接、卡接、胶粘等方式固定于显示屏12的朝向背盖21的表面。在其它实施例中，请参阅图2，电子设备100还包括中板23。中板23固定于边框22的内表面一周。示例性的，中板23可以通过焊接、卡接或胶粘固定于边框22上。中板23也可以与边框22为一体成型结构。中板23的材质包括但不限于金属、陶瓷、塑胶和玻璃。中板23的材质可与背盖21的材质相同，当然也可不同。中板23用作电子设备100的结构“骨架”，电池50可以通过螺纹连接、卡接、胶粘、焊接等方式固定于该中板23的朝向背盖21的一侧。一些实施例中，中板23朝向背盖21的表面设有安装槽23a，电池50安装于该安装槽23a内。

电池50可以包括但不限于镍镉电池、镍氢电池、锂电池或其他类型的电池。并且，本申请实施例中的电池50的数量可以为多个，也可以为一个，本申请实施例中电池50的具体数量以及排布方式可以根据实际需要进行设置。

电路板组件固定于电子设备100的背壳20中。具体的，电路板组件和电池50在Y轴方向上间隔排布。请参阅图3，并且结合图2，其中，图3为本申请实施例提供的电路板组件的示意图。在本实施例中，电路板组件包括电路板30、电容60、以及电子元器件40。

电路板30用于承载电子元器件40和电容60，并且实现电容60以及电子元器件40之间的电连接。电路板30固定于电子设备100的背壳20中。具体的，电路板30可以固定于显示屏12的朝向背盖21的表面。示例性的，电路板30可以通过螺纹连接、卡接、胶粘等方式固定于显示屏12的朝向背盖21的表面。在其它实施例中，当电子设备100包括中板23时，电路板30可以通过螺纹连接、卡接、胶粘、焊接等方式固定于该中板23的朝向背盖21的一侧表面上。

电路板30可以为硬质电路板，也可以为柔性电路板，还可以为软硬结合电路板。例如，电路板30可以采用FR-4介质板，也可以采用罗杰斯(Rogers)介质板，还可以采用FR-4和Rogers的混合介质板，等等。这里，FR-4是一种耐燃材料等级的代号，Rogers介质板为一种高频板。

电子元器件40包括但不限于电阻、电感、电位器、电子管、散热器、机电元件、连接器、半导体分立器件、电声器件、激光器件、电子显示器件、光电器件、传感器、电源、开关、微特电机、电子变压器、继电器、集成电路器件(integrated circuit，IC)，系统级芯片(System on Chip，SOC)等等。其中，集成电路器件包括但不限于应用处理器(applicationprocessor，AP)、双倍速率同步动态随机存储器(double data rate，DDR)和通用闪存存储(universal flash storage，UFS)。电声器件包括但不限于扬声器、麦克风和受话器。

电子元器件40的封装方式可以为晶圆级封装(wafer level package，WLP)，也可以为非晶圆级封装。其中，晶圆级封装包括但不限于扇入型晶圆级芯片尺寸封装(fan-inwafer level chip scale package，Fan-in WLCSP)和扇出型晶圆级芯片尺寸封装(fan-out wafer level chip scale package，Fan-out WLCSP)。非晶圆级封装包括但不限于倒装芯片型芯片尺寸封装(flip chip-chip scale package，FC-CSP)、倒装芯片型球栅格阵列(flip chip-ball grid array，FCBGA)封装和引线键合型球栅格阵列(wire bonding-ball grid array，WBBGA)封装，在此不作具体限定。

电子元器件40可以焊接在电路板30上。具体的，电子元器件40的朝向电路板30的表面上设置有引脚，电路板30的朝向电子元器件40的表面上形成有焊盘。为了实现电子元器件40与电路板30的电连接，常采用锡膏印刷工艺在电路板30的焊盘上印刷锡膏。然后将电子元器件40的引脚贴装于焊盘的锡膏上，并采用回流焊工艺将电子元器件40的引脚与锡膏熔融并固化为一体以形成焊点B。

为了实现对电子元器件40所在的电路中的调谐、旁路、耦合或滤波等功能。电容60一般电连接在电路板30与电子元器件40之间的电路中。具体而言，电容60可以使用在射频、电源、显示、触控等电子设备100任一需要电容60的电路中。

如上所述的，电路板30与电子元器件40之间焊接形成有焊点B，由于焊点B具有一定的高度尺寸，这样，电路板30与电子元器件40之间存在一空间，发明人在实际研究中，设想利用电路板30与电子元器件40之间的空间来布置电容60，以实现结构布局的紧凑性，至少在一定程度上达到电子设备100的薄型化的目的。示例性的，电容60通过其自身的外电极焊接在电子元器件40的朝向电路板30的表面上，以实现与电子元器件40电连接的目的。

然而，针对该设想，发明人在实际操作过程中，发现由于电路板30与电子元器件40之间的空间厚度有限，对于一些厚度较厚的电容60来说，为了将电容60设置在电路板30与电子元器件40之间，必然要增大电路板30与电子元器件40之间的空间的厚度，这不但与电子设备100的薄型化的目的是相悖的，并且对于电路板30与电子元器件40之间的焊接稳定性来说也是无益的。

基于此，发明人调整设计思路，从对电容60改进的角度出发，在电路板30与电子元器件40之间布局薄型化的电容60，这样既不会增大电路板30与电子元器件40之间空间的厚度，并且还可以充分利用电路板30与电子元器件40之间空间，对于电子设备100的薄型化来说具有较大的益处，同时可以保证电路板30与电子元器件40之间的焊接稳定性。

请参阅图4，图4为本申请实施例提供的第一种电容60的截面结构示意图。在该实施例中，电容60包括：衬底61、一层第一电极层6211、一层第二电极层6213和介电层6212。

具体的，请参阅图4，衬底61的表面上形成有多个凹槽611。多个凹槽611在凹槽611的宽度方向上依次排布，相邻的两个凹槽611通过间隔部612隔开。每个凹槽611的深度尺寸h大于凹槽611的宽度尺寸d，以使得凹槽611的深度狭长，并且沿着凹槽611的深度方向，凹槽611是等宽的。具体的，凹槽611的深度尺寸是凹槽611的宽度尺寸的3倍以上。

所有凹槽611的槽璧以及衬底61上位于相邻的两个凹槽611之间的间隔部612的端面可以形成为附着面，在附着面上依次沉积第一电极层6211、介电层6212和第二电极层6213。这样第一电极层6211、介电层6212、第二电极层6213和附着面层叠设置，并且第一电极层6211、介电层6212和第二电极层6213与附着面的形状相适应。

受限于凹槽611的宽度尺寸较小，第一电极层6211和第二电极层6213仅能设置一层。并且为了提高电容60工作的可靠性，第二电极层6213的位于凹槽611内的部分所围成的区域内设置有绝缘填充部613。

在该实施例中，通过设置多个并排设置且深度狭长的凹槽611，并且利用所有凹槽611的槽璧以及衬底61上位于相邻的两个凹槽611之间的间隔部612的端面作为附着面来设置一层第一电极层6211、一层介电层6212和一层第二电极层6213，虽然可以减小整个电容60的厚度，在一定程度上达到电容60的轻薄化设计。然而由于衬底61上位于间隔部612的端面处的电极层和介电层6212，电容60的减薄程度尚未达到理想状态。并且，为了在间隔部612的端面处设置电极层和介质层，纵向深度较深的凹槽611之间必然要设置具有一定厚度的间隔部612，该间隔部612的存在限制了用于制作电极层面积的空间。因此，图4所示的实施例中的电容60的容量较低，存在进一步的改进空间。

基于此，发明人多次转变不同的设计思路，经过大量的研究和验证，以追求电容60的薄形化和大容量为目的，进一步的对电容60的结构进行了改进。请参阅图5和图6，图5为本申请实施例提供的第二种电容60的截面结构示意图；图6为根据图5所示的电容60的俯视示意图，其中，绝缘层63未示出。在本实施例中，电容60包括：衬底61和至少一个电容单元62。

衬底61形成为平板状。例如，衬底61形成为矩形平板状、圆形平板状、椭圆形平板状、菱形平板状或异形平板状。衬底61可以为半导体衬底、玻璃衬底或陶瓷衬底。具体的，衬底61为半导体衬底。示例性的，半导体衬底可为硅衬底。其中，硅衬底可以为p型硅衬底或n型硅衬底。又示例性的，半导体衬底为包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体衬底，等等。

请继续参阅图5和图6，衬底61的表面上形成有凹槽611。凹槽611的横截面形成为矩形形状。在其它的实施例中，凹槽611的横截面还可以形成为圆形、长圆形、椭圆形、菱形、或其它的异形。具体的，如图6所示，凹槽611的数量为一个，该凹槽611与一个电容单元62对应。在另一些示例中，凹槽611还可以与多个电容单元62对应。或者，在其它的示例中，凹槽611的数量为多个，每个凹槽611与至少一个电容单元62对应。可以理解的是，本文中，除非另有说明，否则“多个”均是指两个或两个以上。

请继续参阅图5和图6，电容单元62包括本体621、第一外电极622和第二外电极623。本体621位于凹槽611内。本体621包括多层内电极层和多层介电层6212。内电极层的材质包括但不限于金属或半导体材料。示例性的，当内电极层为半导体材质时，该内电极层的材质可以为多晶硅。内电极层可以通过化学汽相沉积(Chemical VaporDeposition，CVD)工艺形成。

多层内电极层之间层叠设置，多层内电极层与凹槽611的槽壁层叠设置。也就是说，多层内电极层、凹槽611的槽壁依次层叠设置，这样每层内电极层与凹槽611的槽壁的形状可以相适应，以使得多层内电极层可以覆盖凹槽611的槽壁的至少部分。具体的，请继续参阅图5，多层内电极层可以覆盖凹槽611的整个底面以及凹槽611的整个内周面，也即，多层内电极层覆盖凹槽611的整个槽壁。当然，本申请不限于此，在其它的示例中，多层内电极层可以覆盖凹槽611的整个底面以及凹槽611的内周面的在其自身轴向上的一部分，只要保证多层内电极层覆盖凹槽611的整个底面以及凹槽611的内周面的在其内周面的自身轴向上的至少部分即可。

请继续参阅图5，由于多层内电极层位于凹槽611内，且与凹槽611的槽壁层叠设置，并且多层内电极层覆盖凹槽611的整个槽壁，这样，每层内电极层的边缘表面可以形成本体621的背离凹槽611的底面的一侧的表面的一部分，并且位于凹槽611的开口处，以便于该内电极层与外电极的连接。

具体的，多层内电极层包括多层第一电极层6211和多层第二电极层6213。第一电极层6211和第二电极层6213的极性相反，也就是说，当第一电极层6211为正极时，第二电极层6213则为负极；当第一电极层6211为负极时，第二电极层6213则为正极。第一电极层6211和第二电极层6213可以交替排布，并且相邻的第一电极层6211和第二电极层6213之间通过介电层6212绝缘隔开。这样可以保证第一电极层6211和第二电极层6213之间的绝缘性，提高第一电极层6211和第二电极层6213工作的可靠性。

可以理解的是，当衬底61为导电材质时，例如，衬底61为半导体衬底时，在衬底61与该衬底61距离最近的内电极层之间也需要设置介电层6212，以起到绝缘的作用。

介电层6212可以通过化学汽相沉积(CVD)工艺形成。介电层6212的材质可以为高介电材料。例如，介电层6212的材质包括但不限于诸如二氧化铪、二氧化钛和二氧化锆等氧化物。

第一外电极622和第二外电极623设置于本体621的背离凹槽611的底面的一侧。具体而言，请继续参阅图5，第一外电极622和第二外电极623位于凹槽611的外侧，第一外电极622与每层第一电极层6211电连接，第二外电极623与每层第二电极层6213电连接。通过设置第一外电极622和第二外电极623，可以有利于将本体621中的第一电极层6211和第二电极层6213的电路引出，以便于电容60与外部的电路的电连接。

在本申请实施例的电容60中，通过在衬底611上设置凹槽611，并且在凹槽611的槽壁上层叠设置本体621的多层内电极层，这样避免了在衬底61上位于凹槽611的外侧的区域布置内电极层和介电层，不但可以减小整个电容60的厚度，实现电容60的轻薄化设计，而且可以避免或者减少间隔部612的设置，从而有利于增大单个凹槽611的宽度尺寸，进而有利于增大凹槽611内用于被内电极层覆盖的区域的面积，以增大单层内电极层的面积，从而可以利于增大电容60的容量。并且凹槽611内多层第一电极层6211和多层第二电极层6213的设置，使得内电极层的层叠密度提高，从而可增大电容60的容量。

具体的，请继续参阅图5和图6，在该电容单元62中，第一外电极622和第二外电极623均为一个。这样设置，可以简化电容单元62的结构，降低成本。

请继续参阅图5和图6，凹槽611的开口处的宽度尺寸d大于或等于凹槽611的深度尺寸h。这样一来，从增大凹槽611的开口处的宽度的角度出发，来增大凹槽611的槽壁的面积，以便于提高内电极层的面积，提高电容60的容量，并且还有利于降低凹槽611的加工难度，同时还解决了从增大凹槽611的开槽的深度尺寸h与开槽的宽度尺寸d的比值的角度出发所带来的加工困难，良率低的问题。

请继续参阅图5，在由凹槽611的底面到凹槽611的开口的方向上，凹槽611的横截面积具有增大的趋势。由此，凹槽611可以形成为扩口的形状。这样，一方面可以便于凹槽611的加工制造，另一方面还可以便于内电极层和介电层6212的沉积，以便于内电极层的边缘表面和介电层6212的边缘表面背离凹槽611的底面设置，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽611的槽壁的表面积，以便于进一步地增大第一电极层6211和第二电极层6213的面积，提高电容60的容量。

具体的，请继续参阅图5，在由凹槽611的底面到凹槽611的开口的方向上，凹槽611的整个内周面相对凹槽611的底面朝向远离凹槽611的中心线的方向倾斜设置，也就是说，凹槽611的内周面与凹槽611的底面之间的夹角α满足：90°＜α＜180°。这样，一方面可以便于凹槽611的加工制造，另一方面还可以便于内电极层和介电层6212的沉积，以便于内电极层的边缘表面和介电层6212的边缘表面背离凹槽611的底面设置，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽611的槽壁的表面积，以便于进一步地增大第一电极层6211和第二电极层6213的面积，提高电容60的容量。

在另一些示例中，在由凹槽611的底面到凹槽611的开口的方向上，凹槽611的内周面的在其自身周向上的一部分相对凹槽611的底面朝向远离凹槽611的中心线的方向倾斜设置，凹槽611的内周面的在其自身周向上的其余部分相对凹槽611的底面不朝向远离凹槽611的中心线的方向倾斜设置，例如，该部分与凹槽611的底面垂直设置。只要保证在由凹槽611的底面到凹槽611的开口的方向上，凹槽611的内周面的沿其自身周向上的至少一部分相对凹槽611的底面朝向远离凹槽611的中心线的方向倾斜设置即可。

具体的，请继续参阅图5，凹槽611的内周面与凹槽611的底面之间的夹角α的取值范围为：100°＜α＜150°。例如，凹槽611的内周面与凹槽611的底面之间的夹角为105°、110°、120°、125°、130°、135°、140°、145°或148°。

这样一来，凹槽611的内周面与凹槽611的底面之间的夹角范围更加合理，可以进一步便于内电极层和介电层6212的沉积，提高内电极层的层叠密度，并且还可以便于将内电极层的边缘表面的宽度和介电层6212的边缘表面的宽度设置在合理的范围内，进而便于外电极与内电极层的电连接。此外，还可以保证凹槽611的深度尺寸处于合理范围内，进而利于增大凹槽611的槽壁的表面积，以便于进一步地增大第一电极层6211和第二电极层6213的面积，提高电容60的容量。

为了提高对电容60的防水效果，保证电容60稳定的工作。请继续参阅图5，电容60还包括绝缘层63，绝缘层63覆盖电容单元62的本体621，该电容单元62的第一外电极622和第二外电极623穿设于绝缘层63与对应的内电极层电连接，也就是说，第一外电极622穿设于绝缘层63与第一电极层6211电连接，第二外电极623穿设于绝缘层63与第二电极层6213电连接。具体的，请继续参阅图5，绝缘层63位于凹槽611的外侧且覆盖凹槽611的开口。

请继续参阅图5和图6，第一外电极622包括：一个第一外接部6221和多个间隔开的第一分支部6222。多个第一分支部6222的一端均与第一外接部6221固定并电连接。多个第一分支部6222的另一端与多层第一电极层6211一一对应且电连接。

这样，利用多个第一分支部6222分别接入对应的第一电极层6211，并且利用多个第一分支部6222将所有的第一电极层6211并联汇集到第一外接部6221上，以便于通过第一外接部6221与本体62外部的电路的电连接。具体的，请继续参阅图5，绝缘层63上形成有与第一电极层6211的边缘表面正对的第一通孔631，多个第一分支部6222与多个第一通孔631一一对应，每个第一分支部6222穿设于对应的第一通孔631与对应的第一电极层6211电连接。

请继续参阅图5。在由凹槽611的开口的中心到凹槽611的开口的边缘的方向上，多个第一分支部6222依次排布。这样设置，有利于减小第一外接部6221的尺寸，降低材料成本，并且还可以防止因将第一外接部6221的尺寸设置的过大，而存在与其它的结构接触产生短路的风险，从而提高第一外电极622使用的可靠性。

具体的，第一分支部6222形成为沿凹槽611的周向延伸的直线形。在其它示例中，第一分支部6222还可以形成为弧线形或折线形。第一外接部6221与多个第一分支部6222垂直设置，并且第一外接部6221形成直线形。在其它示例中，第一外接部6221还可以形成为弧线形或折线形。

请继续参阅图5和图6，第二外电极623包括：一个第二外接部6231和多个间隔开的第二分支部6232。多个第二分支部6232的一端均与第二外接部6231固定并电连接。多个第二分支部6232的另一端与多层第二电极层6213一一对应且电连接。

这样，可以利用多个第二分支部6232分别接入对应的第二电极层6213，并且利用多个第二分支部6232将所有的第二电极层6213并联汇集到第二外接部6231上，以便于通过第二外接部6231与本体62外部的电路的电连接。具体的，请继续参阅图5，绝缘层63上形成有与第二电极层6213的边缘表面正对的第二通孔632，多个第二分支部6232与多个第二通孔632一一对应，每个第二分支部6232穿设于对应的第二通孔632与对应的第二电极层6213电连接。

请继续参阅图5和图6，在由凹槽611的开口的中心到凹槽611的开口的边缘的方向上，多个第二分支部6232依次排布。这样设置，有利于减小第二外接部6231的尺寸，降低材料成本，并且还可以防止因将第二外接部6231的尺寸设置的过大，而存在与其它的结构接触产生短路的风险，从而提高第二外电极623使用的可靠性。

具体的，第二分支部6232形成为沿凹槽611的周向延伸的直线形。在其它示例中，第二分支部6232还可以形成为弧线形或折线形。第二外接部6231与多个第二分支部6232垂直设置，并且第二外接部6231形成直线形。在其它示例中，第二外接部6231还可以形成为弧线形或折线形。

请参阅图7，图7为本申请实施例提供的第三种电容60的截面结构示意图。该实施例的电容60与图5-图6所示的实施例中的电容60的不同之处在于：整个电容单元62均位于凹槽611内。也就是说，多层内电极层覆盖凹槽611的整个底面以及凹槽611的内周面的在其自身轴向上的一部分。每层内电极层的边缘表面位于凹槽611内。第一外电极622和第二外电极623间隔设置于本体621的背离凹槽611的底面的一侧，且位于凹槽611内。并且，绝缘层63也位于凹槽611内，且绝缘层63覆盖本体621。这样设置，有利于进一步降低电容60的厚度，进一步地实现电容60的薄型化设计。

请参阅图8，图8为本申请实施例提供的第四种电容60的截面结构示意图。该实施例的电容60与图5-图6中所示的电容60的不同之处在于：凹槽611的整个内周面形成为阶梯状，以使得在由凹槽611的底面到凹槽611的开口的方向上，凹槽611的横截面积具有增大的趋势。可以理解的是，在其它另一些示例中，凹槽611的内周面的在其自身周向上的一部分形成为阶梯面，凹槽611的内周面的在其自身周向上的其余部分与凹槽611的底面垂直设置。或者，凹槽611的内周面的在其自身周向上的一部分形成为阶梯面，凹槽611的内周面的在其自身周向上的其余部分相对凹槽611的底面朝向远离凹槽611的中心线的方向倾斜设置。

请参阅图9，图9为本申请实施例提供的第五种电容60的俯视示意图，其中，绝缘层63未示出。该实施例的电容60与图5-图6中所示的电容60的不同之处在于，该实施例中，电容单元62中同时具有多个第一外电极622和多个第二外电极623，其中，多个第一外电极622在凹槽611的周向间隔开设置，并且多个第一外电极622的第一外接部6221并联连接到一起。多个第二外电极623在凹槽611的周向间隔开设置，多个第二外电极623的第二外接部6231并联连接到一起。这样可以便于电容单元62通过并联到一起的第一外接部6221与第二外接部6231与外部的电路的电连接。

在本申请的实施例中，通过在电容单元62中设置多个第一外电极622和多个第二外电极623，这样，可以形成多通道电容单元62，降低电容单元62的耦合影响，实现电容单元62中内部电荷的均匀分布，有利于提高电容60的充放电速度。

示例性的，第一外电极622的数量可以为两个、三个、四个、五个、六个、七个、八个、九个或十个。第二外电极623的数量可以为两个、三个、四个、五个、六个、七个、八个、九个或十个。

可选的，在该电容单元62中，多个第一外电极622在凹槽611的周向上均匀间隔开设置。多个第二外电极623在凹槽611的周向上均匀间隔开设置。

请继续参阅图9，在该电容单元62中，多个第一外电极622的数量和多个第二外电极623的数量可以相同。示例性的，第一外电极622和第二外电极623的数量相同，并且在该电容单元62中，多个第一外电极622和多个第二外电极623在凹槽611的周向上交替分布。这样，进一步实现电容单元62中内部电荷的均匀分布，有利于提高电容60的充放电速度。在另一些示例中，请参阅图10，图10为本申请实施例提供的第六种电容60的俯视示意图，其中，绝缘层63未示出。在该电容单元62中，第一外电极622和第二外电极623的数量不同。只要保证第一外电极622和第二外电极623均为多个即可。

当然，可以理解的是，在其它的一些示例中，在该电容单元62中，第一外电极622的数量和第二外电极623的数量还可以不同时为多个。也就是说，在该电容单元62中，可以是第一外电极622为多个，多个第一外电极622在凹槽611的周向间隔开设置，第二外电极623为一个；或者，在该电容单元62中，可以是第二外电极623为多个，多个第二外电极623在凹槽611的周向间隔开设置，第一外电极622为一个。

请参阅图11，图11为本申请实施例提供的第七种电容60与第一控制开关64、电子元器件40和控制模块70的电连接示意图。该实施例中的电容60与图5-图6所示的实施例中的电容60的不同之处在于，第二外电极623不包括第二外接部6231，第二外电极623仅包括多个第二分支部6232。并且电子设备100还包括多个第一控制开关64。多个第二分支部6232、多个第一控制开关64和该电容单元62的多层第二电极层6213一一对应，每层第二电极层6213通过对应的第二分支部6232与第一控制开关64串联。

示例性的，请参阅图11，电子元器件40通过多个电连接路径与多个第二分支部6232的一端一一对应且电连接，多个第二分支部6232的另一端与多个第二电极层6213一一对应且电连接，每个电连接路径上均串联有第一控制开关64。

这样一来，用户可以通过控制第一控制开关64的通断，来实现该电容单元62中工作的第二电极层6213的数量，从而可以起到调节电容单元62的容量的作用。

在一些示例中，请继续参阅图11，电子设备100还可以包括控制模块70，控制模块70用于控制多个第一控制开关64的通断。这样一来，根据实际需要，可以通过控制模块70来控制多个第一控制开关64的通断电，以对电容单元62的容量进行调节，更加智能化。当然，本申请不限于此，在其它的示例中，用户还可以手动控制第一控制开关64的通断电。

可选的，第一控制开关64为半导体开关。示例性的，半导体开关一体地形成于衬底61的位于凹槽611外的部分上。当然，本申请不限于此，在其它的示例中，第一控制开关64还可以为与电容60相互独立且与电容60通过走线连接的开关。

请参阅图12，图12为本申请实施例提供的第八种电容60的截面结构示意图。该实施例与图5-图6所示的实施例的不同之处在于，凹槽611与多个电容单元62对应，这样，多个电容单元62的本体621均位于该凹槽611内。多个电容单元62的本体621与凹槽611的槽壁依次层叠设置，并且相邻的两个电容单元62的本体621之间通过介质层66绝缘隔开。绝缘层63覆盖所有的电容单元62的本体621。通过设置多个电容单元62，有利于利用不同的电容单元62分别与不同的控制开关串联，以实现对电容60的容量进行调节的目的。

示例性的，请继续参阅图12，凹槽611与三个电容单元62对应，该三个电容单元62分别为第一电容单元62a、第二电容单元62b和第三电容单元62c，第一电容单元62a的本体621a、第二电容单元62b的本体621b和第三电容单元62c的本体621c依次与凹槽611的槽壁层叠设置，并且第一电容单元62a的本体621a与第二电容单元62b的本体621b之间以及第二电容单元62b的本体621b与第三电容单元62c的本体621c之间分别通过介质层66绝缘隔开。

可以理解的是，在多个电容单元62中，不同的电容单元62之间的内电极层的层数可以相同，也可以不同。示例性的，请继续参阅图12，第一电容单元62a、第二电容单元62b和第三电容单元62c均包括三层第一电极层6211和三层第二电极层6213。

具体的，请继续参阅图12，在位于凹槽611内的多个电容单元62的所有的内电极层中，第一电极层6211和第二电极层6213可以是交替排布的。也就是说，在每个电容单元62中，第一电极层6211和第二电极层6213交替排布，并且在相邻的两个电容单元62中，其中一个电容单元62的邻近另一个电容单元62的内电极层与另一个电容单元62的邻近该其中一个电容单元62的内电极层的极性相反。换言之，位于介质层66两侧且与介质层66最相邻的内电极层的极性相反。这样设置，可以便于加工制造。

介质层66的材质可以为高介电材料。例如，介质层66的材质包括但不限于诸如二氧化铪、二氧化钛和二氧化锆等氧化物。采用高介电材料作为介质层66，可以提高介质层66的绝缘效果，降低相邻的两个电容单元62之间的正负电极的耦合作用，提高电容60工作的可靠性。

可选的，介质层66的材质与介电层6212的材质可以相同，这样可以选择一种材质分别制作介质层66和介电层6212即可，避免了选择两种不同的材质分别制作介质层66和介电层6212所带来的工艺复杂的问题。当然，在其它的示例中，介质层66的材质与介电层6212的材质还可以是不同的。为了在电容60中集成更多层的内电极层，以提高电容60的容量，介质层66的厚度与介电层6212的厚度相等。

请参阅图13，图13为本申请实施例提供的第九种电容60的截面结构示意图。图13所示的实施例与图12所示的实施例的不同之处在于，在与该凹槽611对应的多个电容单元62中，至少两个电容单元62的内电极层的数量不同。示例性的，请继续参阅图13，第一电容单元62a和第三电容单元62c均包括三层第一电极层6211和三层第二电极层6213。第二电容单元62b包括两层第一电极层6211和两层第二电极层6213。

具体的，在相邻的两个电容单元62中，其中一个电容单元62的邻近另一个电容单元62的内电极层与另一个电容60的邻近该其中一个电容单元62的内电极层的极性相同，也就是说，在由多个电容单元62组成的电容60中，位于介质层66两侧且与介质层66最相邻的内电极层的极性相同。例如，位于介质层66两侧且与介质层66最相邻的内电极层均为正极。又如，位于介质层66两侧且与介质层66最相邻的内电极层均为负极。这样设置，可以降低相邻的两个电容单元62之间的正负电极的耦合作用，提高电容60工作的可靠性。

具体的，请继续参阅图13，介质层66的厚度大于介电层6212的厚度。示例性的，介质层66的厚度为介电层6212的厚度的1.5～10倍，例如，介质层66的厚度为介电层6212的厚度的2倍、3倍、4倍或5倍。这样设置，可以提高相邻的两个电容单元62之间的隔离效果，进一步降低相邻的两个电容单元62之间的正负电极的耦合作用，提高电容60工作的可靠性，同时还可以保证该凹槽611内，内电极层的层叠密度，提高电容60的容量。

请参阅图14和图15，图14为本申请实施例提供的第九种电容60与第二控制开关65、电子元器件40和控制模块70的电连接示意图；图15为根据图14所示的电容60与第二控制开关65的电连接示意图。图14和图15所示的实施例与图13所示的实施例的不同之处在于，电子设备100还包括多个第二控制开关65。多个第二控制开关65与多个电容单元62一一对应，每个电容单元62通过其第二外电极623与相对应的第二控制开关65串联。这样设置，通过控制第二控制开关65的通断，可以分别控制不同的电容单元62的工作与否，从而可以对实际工作的电容单元62的数量进行控制，以实现对电容60的容量进行调节的目的。

示例性的，请参阅图14和图15，电子元器件40的一端与多个电容单元62的第二外电极623之间电连接，多个第二控制开关65分别串联在电子元器件40与多个电容单元62的第二外电极623之间的电连接路径上。多个第二电容单元62的第一外电极622与电子元器件40的另一端串联。

在一些示例中，电子设备100还可以包括控制模块70，控制模块70用于控制多个第二控制开关65的通断。这样一来，可以根据实际需要，通过控制模块70来控制多个第二控制开关65的通断电，以对电容单元62的容量进行调节，更加智能化。当然，本申请不限于此，在其它的示例中，用户还可以手动控制第二控制开关65的通断电。

可选的，第二控制开关65为半导体开关。示例性的，第二控制开关65可以一体地形成于衬底61的位于凹槽611外的部分上。当然，本申请不限于此，在其它的示例中，第二控制开关65还可以为与电容60相互独立且与电容60通过走线连接的开关。

请参阅图16，图16为本申请实施例提供的第十种电容60与第二控制开关65的电连接示意图。该实施例与图14所示的实施例的不同之处在于，在该实施例中，每个第二控制开关65与不同数量的电容单元62相对应，每个电容单元62通过其自身的第二外电极623与对应的第二控制开关65串联连接。示例性的，请继续参阅图16，第二控制开关65的数量为三个，其中一个第二控制开关65与三个电容单元62相对应，且该三个电容单元62之间并联连接，且该三个电容单元62整体与该其中一个第二控制开关65串联设置，另一个第二控制开关65与两个电容单元62相对应，且该两个电容单元62之间并联连接，且该两个电容单元62整体与该另一个第二控制开关65串联设置，最后一个第二控制开关65与一个电容单元62相对应且串联设置。

请参阅图17，图17为本申请实施例提供的第十一种电容60与第二控制开关65、电子元器件40和控制模块70的电连接示意图。该实施例与图14所示的实施例的不同之处在于，每个电容单元62均包括多个第一外电极622和多个第二外电极623。在每个电容单元62中，多个第二外电极623的第二外接部6231并联连接至与该电容单元62对应的第二控制开关65的一端上，第二控制开关65的另一端串联到电子元器件40的一端上。所有的电容单元62的第一外电极622并联连接至电子元器件40的另一端。

可以理解的是，不同的电容单元62的第二外电极623的数量可以相同，也可以不同。不同的电容单元62的第一外电极622的数量可以相同，也可以不同。

请参阅图18，图18为本申请实施例提供的另一种衬底61的示意图。在该实施例中，衬底61上形成有多个凹槽611。图18中具体示意出衬底61上的三个凹槽611。对于衬底61上凹槽611的具体设置数量不限于此，凹槽611的数量还可以为两个或四个。

每个凹槽611内均设置有至少一个电容单元62。这样，每个凹槽611以及位于该凹槽611内的电容单元62可以构成一个电容单体，通过设置多个凹槽611，并且在每个凹槽611内均设置电容单元62，从而有利于利用不同的电容单体与控制开关电连接，以实现对电容60的容量调节的目的，并且，还有利于增大电容60的容量。

在一些示例中，多个电容单体的容量可以相同。示例性的，多个凹槽611之间的形状和尺寸可以相同，多个凹槽611内设置的电容单元62的容量相同，以使得多个电容单体的容量相同。又示例性的，多个凹槽611之间的形状和尺寸均不同，多个凹槽611内均设置的电容单元62的容量也不同，只要保证多个电容单体的容量相同即可。

在另一些示例中，多个电容单体的容量不同。示例性的，多个凹槽611之间的形状和尺寸可以相同，多个凹槽611内设置的电容单元62的容量不同。又示例性的，多个凹槽611之间的形状和尺寸均不同，多个凹槽611内的电容单元62的容量不同。

可选的，在一些示例中，电子设备100包括多个第三控制开关，多个第三控制开关的数量与多个电容单体的数量相同且一一对应，相对应的第三控制开关和电容单体串联连接。这样，可以通过控制导通的第三控制开关的数量，来调整工作的电容单体的数量，进而调整电容60的容量。

由于本申请实施例提供的电子设备100包括上述任一实施例所述的电容60，因此二者能够解决相同的技术问题，并达到相同的效果。

下面将描述根据本申请实施例的电容60的加工方法。示例性的，该加工方法可以用于加工出图5-图6所示的电容60。

请参阅图19和图20，图19为本申请实施例提供的电容60的加工方法的图示示意图；图20为本申请实施例提供的电容60的加工方法的流程图。具体的，该电容60的加工方法包括:

S1：提供一衬底基材61a、刻蚀剂和掩膜A。其中，掩膜A上具有开口A1。在一些实施例中，刻蚀剂包括但不限于四氟化碳(CF4)、氟化氢(HF)、四甲基氢氧化铵(TMAH)或它们的组合。

S2：在衬底基材61a的上方放置掩膜A，并且将衬底基材61a上的待刻蚀区域与掩膜A上的开口A1对应，以便于待刻蚀区域从开口A1露出，并且对衬底基材61a进行各向异性刻蚀，以加工出具有凹槽611的衬底61，如图19中的(a)、(b)和图20。

其中，在由凹槽611的底面到凹槽611的开口的方向上，凹槽611的整个内周面相对凹槽611的底面朝向远离凹槽611的中心线的方向倾斜设置。这样，一方面可以便于凹槽611的加工制造，另一方面还可以便于内电极层和介电层6212的沉积，以便于内电极层的边缘表面和介电层6212的边缘表面形成本体621的背离凹槽611的底面的一侧表面，进而便于外电极与内电极层的电连接。此外，还可以利于增大凹槽611的槽壁的表面积，以便于进一步地增大第一电极层6211和第二电极层6213的面积，提高电容60的容量。

其中，“各向异性刻蚀”是指不同的结晶学平面呈现出不同的腐蚀速率的刻蚀方法。通过采用各向异性刻蚀可以加工出内周面相对底面倾斜设置的凹槽611。

S3：在凹槽611的整个槽壁上沉积第一介电膜层6212a，以将凹槽611的槽壁与待沉积的内电极膜层绝缘隔开，如图19中的(b)和图20。

S4：依次沉积第一电极膜层6211a、介电膜层6212a和第二电极膜层6213a，并且重复沉积介电膜层6212a、第一电极膜层6211a、介电膜层6212a和第二电极膜层6213a的操作，以使得第一电极膜层6211a和第二电极膜层6213a均为多层，且相邻的第一电极膜层6211a和第二电极膜层6213a之间为介电膜层6212a，以形成多层堆积结构,如图19中的(c)、(d)、(e)和(f)，以及图20所示。

这样第一电极膜层6211a、介电膜层6212a、第二电极膜层6213a和凹槽611的槽壁层叠设置，并且第一电极膜层6211a、介电膜层6212a和第二电极膜层6213a与凹槽611的槽壁的形状相适应。

S5：在最外层的第二电极膜层6213a的表面上采用绝缘材料或介电材料沉积最外层的介电膜层6212a。

S6：在凹槽611的开口处，对第一电极膜层6211a、介电膜层6212a、第二电极膜层6213a，进行平坦化处理，以获得顶部形貌平整且边缘清晰的第一电极层6211、介电层6212、第二电极层6213，以便于后续外电极的金属线路的制作。

S7：在凹槽611的开口处沉积绝缘层部63a以覆盖凹槽611的开口和位于凹槽611内的内电极层的边缘表面和介电层6212的边缘表面，从而提高绝缘性，如图19中的(g)以及图20所示。其中，绝缘层部63a的材质可与介电层6212的材质相同，也可以不同。

S8：采用光刻工艺，在绝缘层部63a上加工与多层第一电极层6211的边缘表面依次正对的第一通孔631，且加工与多层第二电极层6213的边缘表面依次正对的第二通孔632，以获得绝缘层63，以便于建立内电极层与外电极之间的通道,如图19中的(h)以及图20所示。

S9:在第一通孔631内沉积生长金属线路以形成第一分支部6222，并且在绝缘层63的上方进一步沉积金属线路以形成连接多个第一分支部6222的第一外接部6221；在第二通孔632内沉积生长金属线路以形成第二分支部6232，并且在绝缘层63的上方进一步沉积金属线路以形成连接多个第二分支部6232的第二外接部6231,如图19中的(i)以及图20所示。

在本申请实施例的电容60的加工方法中，通过在衬底611上刻蚀凹槽611，并且在凹槽611的槽壁上沉积多层内电极层，这样可以减小整个电容60的厚度，实现电容60的轻薄化设计，而且凹槽611内多层第一电极层6211和多层第二电极层6213的设置，使得内电极层的层叠密度提高，从而可增大电容60的容量。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (25)

1.一种电子设备，其特征在于，包括：电容，所述电容包括：

衬底，所述衬底的表面形成有凹槽；

至少一个电容单元，所述电容单元包括本体、第一外电极和第二外电极，所述本体位于所述凹槽内，所述本体包括多层内电极层和多层介电层，所述多层内电极层与所述凹槽的槽壁层叠设置，每层所述内电极层的边缘表面形成所述本体的背离所述凹槽的底面的一侧的表面的一部分，所述多层内电极层包括多层第一电极层和多层第二电极层，所述第一电极层和所述第二电极层的极性相反，所述第一电极层和所述第二电极层交替排布且通过所述介电层绝缘隔开，所述第一外电极和所述第二外电极设置于所述本体的背离所述凹槽的底面的一侧，所述第一外电极与每层所述第一电极层电连接，所述第二外电极与每层所述第二电极层电连接。

2.根据权利要求1所述的电子设备，其特征在于，所述凹槽的深度尺寸为h，所述凹槽的开口处的宽度尺寸为d，所述h和所述d满足：d≥h。

3.根据权利要求1所述的电子设备，其特征在于，在由所述凹槽的底面到所述凹槽的开口的方向上，所述凹槽的横截面积具有增大的趋势。

4.根据权利要求3所述的电子设备，其特征在于，在由所述凹槽的底面到所述凹槽的开口的方向上，所述凹槽的整个内周面相对所述凹槽的底面朝向远离所述凹槽的中心线的方向倾斜设置。

5.根据权利要求4所述的电子设备，其特征在于，所述凹槽的内周面与所述凹槽的底面之间的夹角的取值范围为100°～150°。

6.根据权利要求1所述的电子设备，其特征在于，所述电容单元的多层内电极层覆盖所述凹槽的整个槽壁，每层所述内电极层的边缘表面位于所述凹槽的开口处。

7.根据权利要求1所述的电子设备，其特征在于，所述第一外电极包括：一个第一外接部和多个间隔开的第一分支部，所述多个第一分支部的一端均与所述第一外接部固定并电连接，所述多个第一分支部的另一端与所述多层第一电极层一一对应且电连接。

8.根据权利要求7所述的电子设备，其特征在于，在由所述凹槽的开口的中心到所述凹槽的开口的边缘的方向上，所述多个第一分支部依次排布。

9.根据权利要求1所述的电子设备，其特征在于，所述第二外电极包括一个第二外接部和多个间隔开的第二分支部，所述多个第二分支部的一端均与所述第二外接部固定并电连接，所述多个第二分支部的另一端与所述多层第二电极层一一对应且电连接。

10.根据权利要求1所述的电子设备，其特征在于，所述电子设备包括多个第一控制开关；

所述第二外电极包括多个间隔开的第二分支部，多个所述第一控制开关、多个所述第二分支部与多层所述第二电极层一一对应，每层所述第二电极层通过对应的所述第二分支部与所述第一控制开关串联。

11.根据权利要求9-10中任一项所述的电子设备，其特征在于，在由所述凹槽的开口的中心到所述凹槽的开口的边缘的方向上，所述多个第二分支部依次排布。

12.根据权利要求1-9中任一项所述的电子设备，其特征在于，所述凹槽与多个所述电容单元对应，所述多个电容单元并联连接，所述多个电容单元的本体与所述凹槽的槽壁依次层叠设置，且相邻的两个所述电容单元的本体之间通过介质层绝缘隔开；

其中，位于所述介质层两侧且与所述介质层最相邻的两个所述内电极层的极性相同；和/ 或，所述介质层的厚度大于所述介电层的厚度。

13.根据权利要求12所述的电子设备，其特征在于，所述电子设备包括多个第二控制开关，

每个所述第二控制开关与至少一个所述电容单元相对应，每个所述电容单元通过其自身的所述第二外电极与对应的所述第二控制开关串联连接。

14.根据权利要求13所述的电子设备，其特征在于，所述多个第二控制开关与所述多个电容单元一一对应。

15.根据权利要求1所述的电子设备，其特征在于，在每个所述电容单元中，所述第一外电极为多个，多个所述第一外电极沿所述凹槽的周向间隔开设置；和/或，

在每个所述电容单元中，所述第二外电极为多个，多个所述第二外电极沿所述凹槽的周向间隔开设置。

16.根据权利要求1所述的电子设备，其特征在于，所述电容包括绝缘层，所述绝缘层覆盖位于所述凹槽内的所有的所述电容单元的本体，所述所有的电容单元的第一外电极和第二外电极分别穿设于所述绝缘层与对应的所述本体的所述内电极层电连接。

17.根据权利要求1所述的电子设备，其特征在于，所述凹槽为多个，每个所述凹槽对应至少一个所述电容单元。

18.根据权利要求1所述的电子设备，其特征在于，所述衬底为硅衬底。

19.根据权利要求1所述的电子设备，其特征在于，还包括电子元器件和电路板，

所述电路板上形成有焊盘，所述电子元器件的朝向所述电路板的表面具有引脚，所述引脚与所述焊盘相连，所述电容设置于所述电子元器件上，且位于所述电路板与所述电子元器件之间。

20.一种电容，其特征在于，包括：

衬底，所述衬底的表面形成有凹槽；

至少一个电容单元，所述电容单元包括本体、第一外电极和第二外电极，所述本体位于所述凹槽内，所述本体包括多层内电极层和多层介电层，所述多层内电极层与所述凹槽的槽壁层叠设置，每层所述内电极层的边缘表面形成所述本体的背离所述凹槽的底面的一侧的表面的一部分，所述多层内电极层包括多层第一电极层和多层第二电极层，所述第一电极层和所述第二电极层的极性相反，所述第一电极层和所述第二电极层交替排布且通过所述介电层绝缘隔开，所述第一外电极和所述第二外电极设置于所述本体的背离所述凹槽的底面的一侧，所述第一外电极与每层所述第一电极层电连接，所述第二外电极与每层所述第二电极层电连接。

21.根据权利要求20所述的电容，其特征在于，所述凹槽的深度尺寸为h，所述凹槽的开口处的宽度尺寸为d，所述h和所述d满足：d≥h。

22.根据权利要求20所述的电容，其特征在于，在由所述凹槽的底面到所述凹槽的开口的方向上，所述凹槽的整个内周面相对所述凹槽的底面朝向远离所述凹槽的中心线的方向倾斜设置。

23.根据权利要求20所述的电容，其特征在于，所述电容单元的多层内电极层覆盖所述凹槽的整个槽壁，每层所述内电极层的边缘表面位于所述凹槽的开口处。

24.根据权利要求20所述的电容，其特征在于，所述凹槽与多个所述电容单元对应，所述多个电容单元并联连接，所述多个电容单元的本体与所述凹槽的槽壁依次层叠设置，且相邻的两个所述电容单元的本体之间通过介质层绝缘隔开；

其中，位于所述介质层两侧且与所述介质层最相邻的两个所述内电极层的极性相同；和/或，所述介质层的厚度大于所述介电层的厚度。

25.根据权利要求20-24中任一项所述的电容，其特征在于，在每个所述电容单元中，所述第一外电极为多个，多个所述第一外电极沿所述凹槽的周向间隔开设置；和/或，

在每个所述电容单元中，所述第二外电极为多个，多个所述第二外电极沿所述凹槽的周向间隔开设置。

Images