CN217543836U - 一种用于PXIe接口设备的集成电路模块 - Google Patents

Abstract

本实用新型涉及电路设计技术领域，具体为一种用于PXIe接口设备的集成电路模块，所述模块包括：PCIe接口、PXIe接口、接口集成电路和FPGA芯片，且所述PCIe接口和PXIe接口用于连接外界的上位机，并通过所述接口集成电路让上位机与所述FPGA芯片进行数据通讯；所述接口集成电路包括：Demux多路复用器、数据输入引擎A、数据输入引擎B、数据接口、Mux多路复用器、数据输出引擎A、数据输出引擎B、信号路由矩阵、PFI接口A、PFI接口B。本实用新型缩短了PXIe功能模块的研发周期，提高设备的稳定性，降低模块的使用成本。

Description

一种用于PXIe接口设备的集成电路模块

技术领域

本实用新型涉及电路设计技术领域，具体为一种用于PXIe接口设备的集成电路模块。

背景技术

PCI eXtensions for Instrumentation(PXIe)是一个基于PC，专门为测试测量与自动化行业设计的总线标准。基于PXIe总线的模块化设备可以支持标准PCIe总线、PXI_Trigger触发总线、用于多设备同步的参考时钟等，从而满足测试测量与自动化行业多样化的行业应用。

PXIe总线中设计最困难的是PCIe总线及其计算机侧的内核驱动，该部分需要与计算机完成通讯，从而支持中断、寄存器读写、DMA控制等功能，而PCIe总线及其驱动想要做到通用，即可以在任意一台符合PCIe/PXIe标准的计算机上工作正常，是一项非常困难的工作，设计人员会经常发现PXIe接口的设备在某些计算机上可能正常，但是在某些计算机上出现无法识别、DMA等工作不正常的问题，同时，带有PCIe接口的FPGA芯片一般成本较高，且功耗大。鉴于此，我们提出一种用于PXIe接口设备的集成电路模块。

实用新型内容

本实用新型的目的在于提供一种用于PXIe接口设备的集成电路模块，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种用于PXIe接口设备的集成电路模块，所述模块包括：PCIe接口、PXIe接口、接口集成电路和FPGA芯片，且所述PCIe接口和PXIe接口用于连接外界的上位机，并通过所述接口集成电路让上位机与所述FPGA芯片进行数据通讯；

所述接口集成电路包括：Demux多路复用器、数据输入引擎A、数据输入引擎B、数据接口、Mux多路复用器、数据输出引擎A、数据输出引擎B、信号路由矩阵、PFI接口A、PFI接口B；

其中，所述Demux多路复用器的输入端连接所述FPGA芯片的数字量输出端，所述Demux多路复用器的一路输出端经所述数据输入引擎A连接所述数据接口，所述Demux多路复用器的另一路输出端经单刀双掷开关连接所述数据输入引擎B的输入端，以及所述信号路由矩阵的输出端，且所述数据输入引擎B的输出端连接所述数据接口；

所述Mux多路复用器的输出端连接所述FPGA芯片的数字量输入端，所述PFI接口B的输入端连接所述数据接口，所述PFI接口B的输出端连接所述Mux多路复用器的一输入端；所述Mux多路复用器的另一输入端经单刀双掷开关连接所述数据输出引擎A的输出端，以及所述信号路由矩阵的输入端，且所述数据输出引擎A的输入端连接所述数据接口；

所述PXIe接口经所述PFI接口A与所述信号路由矩阵互联，且所述信号路由矩阵经所述PFI接口B与所述FPGA芯片互联，所述信号路由矩阵还与所述数据输入引擎A、数据输入引擎B、数据输出引擎A和数据输出引擎B互联；

所述PCIe接口连接在所述数据接口上，且所述数据接口上还连接有DDR缓存芯片。

优选的，所述接口集成电路还包括：计数器A、计数器B，且所述计数器A和计数器B与所述数据输出引擎B互联。

优选的，所述接口集成电路还包括：SPI接口和I2C接口，其中，所述SPI接口用于对所述FPGA芯片进行控制，所述I2C接口用于完成对外接I2C接口电路的控制。

与现有技术相比，本实用新型的有益效果是：该用于PXIe接口设备的集成电路模块，通过设计PXIe/PCIe接口的接口集成电路，一方面简化了模块的设计，设计人员不再需要关注PXIe接口的设计以及计算机内核驱动的设计，缩短了PXIe/PCIe模块的研发周期，提高设备的稳定性；另一方面，由于使用了集成电路，大大降低了选用高规格FPGA带来的高额成本，用户实现自定义电路只需要使用1片小容量的廉价FPGA芯片即可，降低使用成本。

附图说明

图1为本实用新型的整体结构框图；

图2为本实用新型中接口集成电路的原理框图。

图中：

1、PCIe接口；

2、PXIe接口；

3、接口集成电路；

31、Demux多路复用器；32、数据输入引擎A；33、数据输入引擎B；34、数据接口；35、Mux多路复用器；36、数据输出引擎A；37、数据输出引擎B；38、信号路由矩阵；39、PFI接口A；40、PFI接口B；41、计数器A；42、计数器B；43、SPI接口；44、I2C接口；

4、FPGA芯片；

5、DDR缓存芯片。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本专利的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“设置”应做广义理解，例如，可以是固定相连、设置，也可以是可拆卸连接、设置，或一体地连接、设置。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利中的具体含义。

请参阅图1-图2所示，本实用新型提供的一种技术方案：

一种用于PXIe接口设备的集成电路模块，该模块包括：PCIe接口1、PXIe接口2、接口集成电路3和FPGA芯片4，且PCIe接口1和PXIe接口2用于连接外界的上位机，并通过接口集成电路3让上位机与FPGA芯片4进行数据通讯；

接口集成电路3包括：Demux多路复用器31、数据输入引擎A32、数据输入引擎B33、数据接口34、Mux多路复用器35、数据输出引擎A36、数据输出引擎B37、信号路由矩阵38、PFI接口A39、PFI接口B40；

其中，Demux多路复用器31的输入端连接FPGA芯片4的数字量输出端，Demux多路复用器31的一路输出端经数据输入引擎A32连接数据接口34，Demux多路复用器31的另一路输出端经单刀双掷开关连接数据输入引擎B33的输入端，以及信号路由矩阵38的输出端，且数据输入引擎B33的输出端连接数据接口34；

Mux多路复用器35的输出端连接FPGA芯片4的数字量输入端，PFI接口B40的输入端连接数据接口34，PFI接口B40的输出端连接Mux多路复用器35的一输入端；Mux多路复用器35的另一输入端经单刀双掷开关连接数据输出引擎A36的输出端，以及信号路由矩阵38的输入端，且数据输出引擎A36的输入端连接数据接口34；

PXIe接口2经PFI接口A39与信号路由矩阵38互联，且信号路由矩阵38经PFI接口B40与FPGA芯片4互联，信号路由矩阵38还与数据输入引擎A32、数据输入引擎B33、数据输出引擎A36和数据输出引擎B37互联；

PCIe接口1连接在数据接口34上，且数据接口34上还连接有DDR缓存芯片5。

具体的，PFI接口为可编程功能接口，即其功能、输入输出方向允许通过软件完成动态设置，本实施例中设置的两个PFI模块，即PFI接口A39、PFI接口B40，其中，PFI接口A39有8个管脚，用于控制PXIe接口2的背板触发信号，PFI接口B40有24个管脚，给用户进行自定义设计。

进一步的，数据输入引擎A32、数据输入引擎B33负责接收高速数据，并将数据送给DDR缓存芯片5进行缓存，然后用户可以透过PCIe接口1，通过DMA的方式将DDR缓存芯片5的数据读出送给上位机做进一步处理，数据输入引擎可以设置2-4路，可以用于接收用户传递的高速数据，比如ADC转换数据、数字输入数据、计数器输入数据等，本实施例中只列举数据输入引擎A32、数据输入引擎B33两路。

值得说明的是，数据输出引擎A36、数据输出引擎B37负责接收上位机的软件编程设置，将DDR缓存芯片5中缓存的待发送数据读出，然后发送给用户功能电路，数据输出引擎可以设置2-4路，用于发送用户通过软件设定的数据，比如DAC转换数据、数字输出数据、计数器输出数据，本实施例中只列举数据输出引擎A36、数据输出引擎B37两路。

此外，Demux多路复用器31、Mux多路复用器35均为多路复用器，可以根据用户选择，分时复用的将用户输入的高速数据送到不同的数据接收引擎，或者分时复用将芯片输出的高速数据送给用户。

更进一步的，信号路由矩阵38用于低速信号进行任意互联，例如：可以将PFI接口的输入作为数据输入引擎的触发输入，也可以将数据输入引擎的触发输出作为PFI接口的输出。

具体的，接口集成电路3还包括：计数器A41、计数器B42，且计数器A41和计数器B42与数据输出引擎B37互联。

此外，接口集成电路3还包括：SPI接口43和I2C接口44，其中，SPI接口43用于对FPGA芯片4进行控制，I2C接口44用于完成对外接I2C接口电路的控制。本实施例中的SPI接口43为4路标准串行控制接口，主要用于完成对FPGA芯片4的控制，FPGA芯片4的寄存器读写等，FPGA芯片4内置有SPI控制器与SPI接口43相互配合可以实现多路复用；I2C接口44通常用于完成对I2C接口电路的控制、通讯，比如I2C接口的EEPROM、温度传感器、模拟集成电路等。

通过上述内容不难看出，该用于PXIe接口设备的集成电路模块与现有技术相比，通过设计PXIe/PCIe接口的接口集成电路，一方面简化模块的设计，设计人员不再需要关注PXIe接口的设计以及计算机内核驱动的设计，缩短了PXIe/PCIe模块的研发周期，提高设备的稳定性；另一方面，由于使用了集成电路，大大降低了选用高规格FPGA带来的高额成本，用户实现自定义电路只需要使用1片小容量的廉价FPGA芯片即可，降低使用成本。

以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的仅为本实用新型的优选例，并不用来限制本实用新型，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种用于PXIe接口设备的集成电路模块，其特征在于，所述模块包括：PCIe接口(1)、PXIe接口(2)、接口集成电路(3)和FPGA芯片(4)，且所述PCIe接口(1)和PXIe接口(2)用于连接外界的上位机，并通过所述接口集成电路(3)让上位机与所述FPGA芯片(4)进行数据通讯；

所述接口集成电路(3)包括：Demux多路复用器(31)、数据输入引擎A(32)、数据输入引擎B(33)、数据接口(34)、Mux多路复用器(35)、数据输出引擎A(36)、数据输出引擎B(37)、信号路由矩阵(38)、PFI接口A(39)、PFI接口B(40)；

其中，所述Demux多路复用器(31)的输入端连接所述FPGA芯片(4)的数字量输出端，所述Demux多路复用器(31)的一路输出端经所述数据输入引擎A(32)连接所述数据接口(34)，所述Demux多路复用器(31)的另一路输出端经单刀双掷开关连接所述数据输入引擎B(33)的输入端，以及所述信号路由矩阵(38)的输出端，且所述数据输入引擎B(33)的输出端连接所述数据接口(34)；

所述Mux多路复用器(35)的输出端连接所述FPGA芯片(4)的数字量输入端，所述PFI接口B(40)的输入端连接所述数据接口(34)，所述PFI接口B(40)的输出端连接所述Mux多路复用器(35)的一输入端；所述Mux多路复用器(35)的另一输入端经单刀双掷开关连接所述数据输出引擎A(36)的输出端，以及所述信号路由矩阵(38)的输入端，且所述数据输出引擎A(36)的输入端连接所述数据接口(34)；

所述PXIe接口(2)经所述PFI接口A(39)与所述信号路由矩阵(38)互联，且所述信号路由矩阵(38)经所述PFI接口B(40)与所述FPGA芯片(4)互联，所述信号路由矩阵(38)还与所述数据输入引擎A(32)、数据输入引擎B(33)、数据输出引擎A(36)和数据输出引擎B(37)互联；

所述PCIe接口(1)连接在所述数据接口(34)上，且所述数据接口(34)上还连接有DDR缓存芯片(5)。

2.根据权利要求1所述的用于PXIe接口设备的集成电路模块，其特征在于：所述接口集成电路(3)还包括：计数器A(41)、计数器B(42)，且所述计数器A(41)和计数器B(42)与所述数据输出引擎B(37)互联。

3.根据权利要求1所述的用于PXIe接口设备的集成电路模块，其特征在于：所述接口集成电路(3)还包括：SPI接口(43)和I2C接口(44)，其中，所述SPI接口(43)用于对所述FPGA芯片(4)进行控制，所述I2C接口(44)用于完成对外接I2C接口电路的控制。

Images