CN217543618U - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN217543618U CN217543618U CN202220813138.3U CN202220813138U CN217543618U CN 217543618 U CN217543618 U CN 217543618U CN 202220813138 U CN202220813138 U CN 202220813138U CN 217543618 U CN217543618 U CN 217543618U
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- substrate
- array substrate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 117
- 239000004065 semiconductor Substances 0.000 claims abstract description 189
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
本申请实施例提供一种阵列基板及显示面板，该阵列基板包括衬底、第一金属层、第二金属层以及第一半导体层，第一金属层包括扫描线，第二金属层包括数据线以及薄膜晶体管的漏极，第一半导体层对应设置于扫描线与数据线的交叉位置，扫描线与数据线绝缘设置，其中，在衬底的俯视图方向上，漏极靠近第一半导体层的一侧与第一半导体层之间形成空间缺口；上述阵列基板通过在漏极靠近第一半导体层的一侧与第一半导体层之间形成空间缺口，增大了第一半导体层与其相邻的漏极之间的边界，从而避免了第一半导体层与其相邻的薄膜晶体管的漏极接触，进而防止了当第一半导体层导电时引发的第一半导体层与漏极发生短路现象，进一步提升了显示面板的产品良率。
Description
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
液晶显示器包括薄膜晶体管(Thin Film Transist，TFT)阵列基板、彩膜基板以及注入两板之间的液晶层。在制作薄膜晶体管基板时通常通过4～6轮掩模 (Mask)工艺，经过薄膜沉积、掩模板曝光、显影、刻蚀等工艺而制得。其中，在现有的5轮掩模工艺制备的显示产品中，扫描线与数据线的交叉位置设置有半导体层，半导体层用于以减小扫描线与数据线的交叉位置被静电击穿的风险。然而，由于该半导体层以及与其相邻的薄膜晶体管的漏极的内角均为直角设计，当该半导体层因产品工艺流程不稳定发生偏移时，会使该半导体层与其相邻的薄膜晶体管的漏极接触，从而使当该半导体层导电时引发该半导体层与其相邻的薄膜晶体管的漏极发生短路，进而导致显示产品显示不良。
因此，亟需一种阵列基板及显示面板以解决上述技术问题。
实用新型内容
本申请实施例提供一种阵列基板及显示面板，可以避免现有的阵列基板中因半导体层发生偏移导致显示面板显示不良的技术问题。
本申请实施例提供一种阵列基板及显示面板，该阵列基板包括衬底、设置于所述衬底上的第一金属层、设置于所述第一金属层的上方的第二金属层以及第一半导体层，所述第一金属层包括多条相互间隔的扫描线，所述第二金属层包括多条相互间隔的数据线以及薄膜晶体管的漏极，所述第一半导体层对应设置于所述扫描线与所述数据线的交叉位置，所述扫描线通过所述第一半导体层与所述数据线绝缘设置；
其中，在所述衬底的俯视图方向上，所述漏极靠近所述第一半导体层的一侧与所述第一半导体层之间形成空间缺口。
可选的，在本申请的一些实施例中，所述第一半导体层的内角为直角，所述薄膜晶体管的漏极靠近所述第一半导体层的内角为正圆角以及椭圆角中的任意一种。
可选的，在本申请的一些实施例中，所述漏极靠近所述第一半导体层的一侧的内角具有至少一个凹槽。
可选的，在本申请的一些实施例中，所述第一半导体层的内角为正圆角以及椭圆角中的任意一种，所述漏极靠近所述第一半导体层的内角为直角。
可选的，在本申请的一些实施例中，所述阵列基板还包括第二半导体层以及所述薄膜晶体管的源极，所述源极以及所述漏极分别与所述第二半导体层电性连接；
其中，所述第二半导体层与所述第一半导体层同层且绝缘设置。
可选的，在本申请的一些实施例中，在所述衬底的俯视图方向上，所述第二半导体层在所述衬底上的正投影面积大于所述第一半导体层在所述衬底上的正投影面积。
可选的，在本申请的一些实施例中，所述第一半导体层以及所述第二半导体层的材料均包括非晶硅、金属氧化物半导体、以及低温多晶硅中的任意一种。
可选的，在本申请的一些实施例中，所述阵列基板还包括栅极绝缘层、钝化层以及像素电极，所述栅极绝缘层设置于所述衬底上并完全覆盖所述第一金属层，所述钝化层设置于所述栅极绝缘层上并覆盖所述第二金属层，所述像素电极层设置于所述钝化层上且与所述漏极电性连接；
其中，所述第一半导体层以及所述第二半导体层，同层且绝缘设置于所述栅极绝缘层上；所述第二金属层设置于所述栅极绝缘层上并部分覆盖所述第二半导体层。
可选的，在本申请的一些实施例中，在所述衬底的俯视图方向上，所述数据线在所述第一半导体层上的正投影与所述第一半导体层在所述衬底上的正投影重合。
相应的，本申请实施例还提供一种显示面板，包括如上任一项所述的阵列基板、彩膜基板以及所述阵列基板与所述彩膜基板之间的液晶层。
本申请实施例提供一种阵列基板及显示面板，该阵列基板包括衬底、第一金属层、第二金属层以及第一半导体层，所述第一金属层包括多条相互间隔的扫描线，所述第二金属层包括多条相互间隔的数据线以及薄膜晶体管的漏极，所述第一半导体层对应设置于所述扫描线与所述数据线的交叉位置，所述扫描线通过所述第一半导体层与所述数据线绝缘设置，其中，在所述衬底的俯视图方向上，所述漏极靠近所述第一半导体层的一侧与所述第一半导体层之间形成空间缺口；上述阵列基板通过在所述漏极靠近所述第一半导体层的一侧与所述第一半导体层之间形成空间缺口，增大了所述第一半导体层与其相邻的所述漏极之间的边界，从而避免了所述第一半导体层与其相邻的薄膜晶体管的漏极接触，进而防止了当所述第一半导体层导电时引发的所述第一半导体层与所述漏极发生短路现象，进一步提升了所述显示面板的产品良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请第一种实施例提供的阵列基板的平面结构图；
图2为本申请第一种实施例提供的阵列基板的截面结构示意图；
图3为本申请第二种实施例提供的阵列基板的平面结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例针对现有的阵列基板中因半导体层发生偏移导致显示面板显示不良的技术问题，本申请实施例可以改善上述技术问题。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图1至图3，本申请实施例提供一种阵列基板100及显示面板，该阵列基板100包括衬底11、设置于所述衬底11上的第一金属层12、设置于所述第一金属层12的上方的第二金属层15以及第一半导体层141，所述第一金属层12包括多条相互间隔的扫描线121，所述第二金属层15包括多条相互间隔的数据线151以及薄膜晶体管的漏极153，所述第一半导体层141对应设置于所述扫描线121与所述数据线151的交叉位置，所述扫描线121通过所述第一半导体层141与所述数据线151绝缘设置；
其中，在所述衬底11的俯视图方向上，所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20。
本申请实施例提供的上述阵列基板100通过在所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20，增大了所述第一半导体层141与其相邻的所述漏极153之间的边界，从而避免了所述第一半导体层141与其相邻的薄膜晶体管的漏极153接触，进而防止了当所述第一半导体层141导电时引发的所述第一半导体层141与所述漏极153发生短路现象，进一步提升了所述显示面板的产品良率。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
如图1所示，为本申请第一种实施例提供的阵列基板100的平面结构图；其中，所述阵列基板100包括衬底11、设置于所述衬底11上的第一金属层12、设置于所述第一金属层12的上方的第二金属层15以及第一半导体层141，所述第一金属层12包括多条相互间隔的扫描线121，所述第二金属层15包括多条相互间隔的数据线151以及薄膜晶体管的漏极153，所述第一半导体层141对应设置于所述扫描线121与所述数据线151的交叉位置，所述扫描线121通过所述第一半导体层141与所述数据线151绝缘设置；
其中，在所述衬底11的俯视图方向上，所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20。
如图2所示，为本申请实施例提供的阵列基板100的截面结构示意图；其中，所述阵列基板100包括衬底11、设置于所述衬底11上的第一金属层12、设置于所述衬底11上并覆盖所述第一金属层12的栅极绝缘层13、设置于所述栅极绝缘层13上的半导体金属层14、设置于所述栅极绝缘层13上并覆盖部分所述半导体金属层14的第二金属层15、设置于所述栅极绝缘层13上并覆盖所述第二金属层 15的钝化层16以及设置于所述钝化层16上并与所述第二金属层15电性连接的像素电极层17；
其中，所述第一金属层12包括多条相互间隔的扫描线121以及栅极122，所述扫描线121与所述栅极122同层且绝缘设置；所述第二金属层15包括多条相互间隔的数据线151、薄膜晶体管的源极152以及漏极153，所述数据线151与所述漏极153绝缘设置，且所述数据线151与所述源极152电性连接；所述半导体金属层14包括第一半导体层141以及与所述第一半导体层141同层且绝缘设置的第二半导体层142。
进一步地，在所述衬底11的俯视图方向上，所述栅极122在所述衬底11上的正投影位于所述第二半导体层142内。
在本申请实施例中，所述衬底11可以是聚酰亚胺薄膜，所述衬底11可以由一层或多层聚酰亚胺薄膜构成；所述栅极绝缘层13的材料可以是氮化硅、氧化硅、氮氧化硅或二氧化硅等无机材料中的一种或多种，以起到绝缘保护的作用。
在本申请实施例中，所述第一半导体层141以及所述第二半导体层142 的材料均包括非晶硅、金属氧化物半导体、以及低温多晶硅中的任意一种。优选地，所述第一半导体层141以及所述第二半导体层142的材料为多晶硅。
在本申请实施例中，所述第一金属层12以及所述第二金属层15的材料可以是钼、铜以及铝等设置有优异导电性的金属材料。
在本申请实施例中，所述钝化层16的材料可以是氮化硅、氧化硅或氮氧化硅等无机材料中的一种或多种，用于隔绝水氧，起到绝缘并保护其他功能膜层的作用。
在本申请实施例中，所述像素电极层17的材料为氧化铟锡以及氧化铟镓锡中的至少一种。
具体地，如图3所示，本申请实施例一制备的所述阵列基板100的方法步骤如下(5mask工艺)：
步骤1、提供一衬底11，在所述衬底11上沉积所述第一金属层12，使用一掩模板采用第一道光罩制程对该所述第一金属层12进行图形化处理，得到所述栅极122以及所述扫描线121；
步骤2、在所述第一金属层12上依次沉积所述栅极绝缘层13以及所述半导体金属层14，所述半导体金属层14包括绝缘设置的第一半导体层141以及第二半导体层142，所述第一半导体层141对应于所述扫描线121上，所述第二半导体层142对应于所述栅极122上；之后对所述第二半导体层142进行离子掺杂处理，使所述第二半导体层142的上表面部分形成欧姆接触层，使用一掩模板采用一道光罩制程对所述第一半导体层141以及所述第二半导体层142 进行图形化处理；
步骤3、在所述栅极绝缘层13、及所述第二半导体层142的两端上沉积第二金属层15，使用一掩模板采用一道光罩制程对所述第二金属层15进行图形化处理，得到源极152、漏极153以及数据线151；之后，以所述源极152、所述漏极153为遮蔽层，对所述第二半导体层142进行刻蚀，将所述第二半导体层142上未被所述源极152、所述漏极153覆盖的部分经离子处理的表面刻蚀掉，得到所述第二半导体层142的沟道区1422，及分别对应位于所述源极 152、所述漏极153下方的源极接触区1421以及漏极接触区1423；同时，对所述漏极153靠近所述第一半导体层141的边缘进行倒角处理，形成空间缺口 20。
步骤4、在所述第二金属层15、所述半导体金属层14、及所述栅极绝缘层13上沉积钝化层16，使用一掩模板采用一道光罩制程对该钝化层16进行图形化处理，得到对应于所述漏极153上方的第一过孔161；
步骤5、在所述钝化层16层上沉积透明电极层，使用一掩模板采用一道光罩制程对该透明电极层进行图形化处理，得到所述像素电极层17。
可选的，在本申请的一些实施例中，所述第一半导体层141的内角为直角，所述薄膜晶体管的漏极153靠近所述第一半导体层141的内角为正圆角以及椭圆角中的任意一种。
可选的，在本申请的一些实施例中，所述第一半导体层141的内角为正圆角以及椭圆角中的任意一种，所述漏极153靠近所述第一半导体层141的内角为直角。这样设计可以进一步增大所述第一半导体层141与所述漏极153之间的空间缺口20。
可选的，在本申请的一些实施例中，在所述衬底11的俯视图方向上，所述第二半导体层142在所述衬底11上的正投影面积大于所述第一半导体层141 在所述衬底11上的正投影面积。这样设计是为了减小所述第一半导体层141 的正投影面积，从而可以进一步增大所述第一半导体层141与所述漏极153 之间的空间缺口20。
可选的，在本申请的一些实施例中，在所述衬底11的俯视图方向上，所述数据线151在所述第一半导体层141上的正投影与所述第一半导体层141在所述衬底11上的正投影重合。这样设计可以更进一步减小所述第一半导体层141的正投影面积，防止所述第一半导体层141偏移而导致所述第一半导体层141与所述漏极153形成短路现象。
在本申请的上述实施例中，所述扫描线121与所述数据线151的交叉位置对应设置有所述栅极绝缘层13以及所述第一半导体层141；其中，设置所述第一半导体层141的目的主要是为了增大所述扫描线121与所述数据线151在交叉位置的间距，防止被静电击穿而导致所述扫描线121与所述数据线151短路。
针对现有的阵列基板100中因半导体层发生偏移导致显示面板显示不良的技术问题；本申请实施例提供一种阵列基板100及显示面板，该阵列基板 100包括衬底11、第一金属层12、第二金属层15以及第一半导体层141，所述第一金属层12包括多条相互间隔的扫描线121，所述第二金属层15包括多条相互间隔的数据线151以及薄膜晶体管的漏极153，所述第一半导体层141 对应设置于所述扫描线121与所述数据线151的交叉位置，所述扫描线121 通过所述第一半导体层141与所述数据线151绝缘设置，其中，在所述衬底 11的俯视图方向上，所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20，所述第一半导体层141的内角为直角，所述薄膜晶体管的漏极153靠近所述第一半导体层141的内角为正圆角以及椭圆角中的任意一种；上述阵列基板100通过在所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20，增大了所述第一半导体层141与其相邻的所述漏极153之间的边界，从而避免了所述第一半导体层141与其相邻的薄膜晶体管的漏极153接触，进而防止了当所述第一半导体层141导电时引发的所述第一半导体层141与所述漏极153发生短路现象，进一步提升了所述显示面板的产品良率。
实施例二
如图3所示，为本申请第一种实施例提供的阵列基板100的平面结构图；其中，本申请实施例二中的阵列基板100的结构与本申请实施例一中的阵列基板 100的结构相同或相似，不同之处仅在于，所述漏极153靠近所述第一半导体层 141的一侧的内角具有至少一个凹槽1531。
相比于本申请实施例一，本申请实施例二由于所述漏极153靠近所述第一半导体层141的一侧的内角具有至少一个凹槽1531，使得所述第一半导体层 141与所述漏极153之间的空间缺口20进一步增大，从而避免了所述第一半导体层141与其相邻的薄膜晶体管的漏极153接触，进而防止了当所述第一半导体层141导电时引发的所述第一半导体层141与所述漏极153发生短路现象，进一步提升了所述显示面板的产品良率。
针对现有的阵列基板100中因半导体层发生偏移导致显示面板显示不良的技术问题；本申请实施例提供一种阵列基板100及显示面板，该阵列基板 100包括衬底11、第一金属层12、第二金属层15以及第一半导体层141，所述第一金属层12包括多条相互间隔的扫描线121，所述第二金属层15包括多条相互间隔的数据线151以及薄膜晶体管的漏极153，所述第一半导体层141 对应设置于所述扫描线121与所述数据线151的交叉位置，所述扫描线121 通过所述第一半导体层141与所述数据线151绝缘设置，其中，在所述衬底 11的俯视图方向上，所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20，所述漏极153靠近所述第一半导体层141的一侧的内角具有至少一个凹槽1531；上述阵列基板100通过在所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20，增大了所述第一半导体层141与其相邻的所述漏极153之间的边界，从而避免了所述第一半导体层141与其相邻的薄膜晶体管的漏极153 接触，进而防止了当所述第一半导体层141导电时引发的所述第一半导体层 141与所述漏极153发生短路现象，进一步提升了所述显示面板的产品良率。
相应地，本申请实施例还提供一种显示面板，所述显示面板包括如上任一项所述的阵列基板100、彩膜基板以及所述阵列基板100与所述彩膜基板之间的液晶层。其中，所述显示面板可以应用于手机、电脑和智能穿戴显示设备等，本实施例对此不作特殊限定。
本申请实施例提供一种阵列基板100及显示面板，该阵列基板100包括衬底11、第一金属层12、第二金属层15以及第一半导体层141，所述第一金属层12包括多条相互间隔的扫描线121，所述第二金属层15包括多条相互间隔的数据线151以及薄膜晶体管的漏极153，所述第一半导体层141对应设置于所述扫描线121与所述数据线151的交叉位置，所述扫描线121通过所述第一半导体层141与所述数据线151绝缘设置，其中，在所述衬底11的俯视图方向上，所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层 141之间形成空间缺口20；上述阵列基板100通过在所述漏极153靠近所述第一半导体层141的一侧与所述第一半导体层141之间形成空间缺口20，增大了所述第一半导体层141与其相邻的所述漏极153之间的边界，从而避免了所述第一半导体层141与其相邻的薄膜晶体管的漏极153接触，进而防止了当所述第一半导体层141导电时引发的所述第一半导体层141与所述漏极153发生短路现象，进一步提升了所述显示面板的产品良率。
以上对本申请实施例所提供的一种阵列基板100及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底；
第一金属层，包括多条相互间隔的扫描线，设置于所述衬底上；
第二金属层，包括多条相互间隔的数据线以及薄膜晶体管的漏极，设置于所述第一金属层的上方；以及
第一半导体层，对应设置于所述扫描线与所述数据线的交叉位置，所述扫描线通过所述第一半导体层与所述数据线绝缘设置；
其中，在所述衬底的俯视图方向上，所述漏极靠近所述第一半导体层的一侧与所述第一半导体层之间形成空间缺口。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体层的内角为直角，所述薄膜晶体管的漏极靠近所述第一半导体层的内角为正圆角以及椭圆角中的任意一种。
3.根据权利要求1所述的阵列基板，其特征在于，所述漏极靠近所述第一半导体层的一侧的内角具有至少一个凹槽。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体层的内角为正圆角以及椭圆角中的任意一种，所述漏极靠近所述第一半导体层的内角为直角。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二半导体层以及所述薄膜晶体管的源极，所述源极以及所述漏极分别与所述第二半导体层电性连接；
其中，所述第二半导体层与所述第一半导体层同层且绝缘设置。
6.根据权利要求5所述的阵列基板，其特征在于，在所述衬底的俯视图方向上，所述第二半导体层在所述衬底上的正投影面积大于所述第一半导体层在所述衬底上的正投影面积。
7.根据权利要求5所述的阵列基板，其特征在于，所述第一半导体层以及所述第二半导体层的材料均包括非晶硅、金属氧化物半导体、以及低温多晶硅中的任意一种。
8.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括：
栅极绝缘层，设置于所述衬底上并完全覆盖所述第一金属层；
所述第一半导体层以及所述第二半导体层，同层且绝缘设置于所述栅极绝缘层上；
第二金属层，设置于所述栅极绝缘层上并部分覆盖所述第二半导体层；
钝化层，设置于所述栅极绝缘层上，并覆盖所述第二金属层；以及
像素电极层，设置于所述钝化层上，且与所述漏极电性连接。
9.根据权利要求1所述的阵列基板，其特征在于，在所述衬底的俯视图方向上，所述数据线在所述第一半导体层上的正投影与所述第一半导体层在所述衬底上的正投影重合。
10.一种显示面板，其特征在于，包括如权利要求1至9任一项所述的阵列基板、彩膜基板以及所述阵列基板与所述彩膜基板之间的液晶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220813138.3U CN217543618U (zh) | 2022-04-08 | 2022-04-08 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220813138.3U CN217543618U (zh) | 2022-04-08 | 2022-04-08 | 阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217543618U true CN217543618U (zh) | 2022-10-04 |
Family
ID=83429369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220813138.3U Active CN217543618U (zh) | 2022-04-08 | 2022-04-08 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217543618U (zh) |
-
2022
- 2022-04-08 CN CN202220813138.3U patent/CN217543618U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11003012B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US11257849B2 (en) | Display panel and method for fabricating the same | |
| JP4947510B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
| EP3306648B1 (en) | Film transistor and manufacturing method therefor, array substrate and manufacturing method therefor, and display apparatus | |
| KR20020002052A (ko) | 프린지 필드 구동 모드 액정 표시 장치의 제조방법 | |
| US9412767B2 (en) | Liquid crystal display device and method of manufacturing a liquid crystal display device | |
| KR100442489B1 (ko) | 액정표시소자 | |
| US20230098341A1 (en) | Array substrate and display panel | |
| CN111293127B (zh) | 一种显示面板及其制备方法 | |
| US9905592B2 (en) | Method for manufacturing TFT, array substrate and display device | |
| US11244965B2 (en) | Thin film transistor and manufacturing method therefor, array substrate and display device | |
| CN111584516A (zh) | 阵列基板及其制备方法、显示面板 | |
| US20120080677A1 (en) | Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| CN102569293A (zh) | 薄膜晶体管阵列及其线路结构 | |
| US8625040B2 (en) | Array substrate for use in displays, and method of manufacturing the same | |
| JP3771456B2 (ja) | 液晶表示装置及び薄膜トランジスタの製造方法 | |
| CN217543618U (zh) | 阵列基板及显示面板 | |
| KR100275932B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20090272980A1 (en) | Thin film transistor array panel and manufacturing method of the same | |
| CN113437090A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN111710727A (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| US20240128271A1 (en) | Array substrate, method for manufacturing array substrate, and display panel | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |