CN217507332U - 半导体封装装置 - Google Patents

Abstract

本申请涉及半导体封装装置。该半导体封装装置包括：至少一个电子集成电路芯片，具有第一导电垫；至少一个光子集成电路芯片，与电子集成电路芯片并排设置并且具有第二导电垫；重布线层，位于电子集成电路芯片的主动面并且具有第三导电垫，第三导电垫与电子集成电路芯片电连接，并且第三导电垫相较于第一导电垫更靠近光子集成电路芯片；以及电连接件，将第三导电垫和第二导电垫电连接。该半导体封装装置有利于缩短电连接件中电性路径的长度，降低高速信号传输的损耗，同时保证光子集成电路芯片和光纤阵列单元之间的耦光效率。

Description

半导体封装装置

技术领域

本申请涉及半导体封装技术领域，具体涉及半导体封装装置。

背景技术

当光子集成电路(Photonic Integrated Circuit，PIC)芯片与具有背表面(Backside)设计的电子集成电路(Electronic Integrated Circuit，EIC)芯片采用并排(side by side)排列时，若单独采用打线接合(Wire bonding)方式电性连接EIC芯片与PIC芯片，则EIC芯片与PIC芯片之间会有部分电性路径过长，使得高速信号传输的损耗较高。

若单独采用重布线层(Re-distribution Layer，RDL)进行连接，则重布线层的介电材可能在制程中溢流而残留在PIC芯片的光耦合区域的侧面或者底面，影响PIC芯片和光纤阵列单元(Fiber array unit，FAU)之间的耦光效率。

因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。

实用新型内容

本申请提供了一种半导体封装装置。

本申请提供的半导体封装装置包括：

至少一个电子集成电路芯片，具有第一导电垫；

至少一个光子集成电路芯片，与所述电子集成电路芯片并排设置并且具有第二导电垫；

重布线层，位于所述电子集成电路芯片的主动面并且具有第三导电垫，所述第三导电垫与所述电子集成电路芯片电连接，并且所述第三导电垫相较于所述第一导电垫更靠近所述光子集成电路芯片；以及

电连接件，将所述第三导电垫和所述第二导电垫电连接。

在一些可选的实施方式中，至少一个所述第三导电垫位于所述光子集成电路芯片的侧表面的外侧。

在一些可选的实施方式中，所述半导体封装装置包括至少两个电子集成电路芯片，以及被所述至少两个电子集成电路芯片围绕的专用集成芯片；

所述重布线层位于所述至少两个电子集成电路芯片和所述专用集成芯片的主动面，并且将所述电子集成电路芯片和所述专用集成芯片电连接。

在一些可选的实施方式中，所述第三导电垫在所述重布线层的表面界定出用于容纳其他电子元件的闲置区域。

在一些可选的实施方式中，所述闲置区域设置有散热片。

在一些可选的实施方式中，所述光子集成电路芯片包括设置在主动面一侧的光学元件。

在一些可选的实施方式中，所述光学元件为光纤阵列单元。

在一些可选的实施方式中，所述电子集成电路芯片和所述光子集成电路芯片的主动面均朝上。

在一些可选的实施方式中，所述电连接件为连接线或者桥接芯片。

在一些可选的实施方式中，所述电子集成电路芯片的主动面和背表面均设置有所述第二导电垫。

在一些可选的实施方式中，所述半导体封装装置还包括基板，所述电子集成电路芯片和所述光子集成电路芯片均设置在所述基板上。

在一些可选的实施方式中，所述半导体封装装置还包括模塑材，所述模塑材包覆所述电子集成电路芯片。

在本申请提供的半导体封装装置中，通过重布线层将电子集成电路芯片的电连接点(即第一导电垫)引导至更靠近光子集成电路芯片的位置(即第三导电垫)，缩短了电连接件中电性路径的长度，能够降低高速信号传输的损耗。同时，由于没有在电子集成电路芯片上方设置重布线层，能够避免介电材溢流至电子集成电路芯片的光耦合区域，保证光子集成电路芯片和光纤阵列单元之间的耦光效率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A和图1B为现有技术中半导体封装装置的示意图；

图2为根据本公开实施例的半导体封装装置的第一实施例的剖面示意图；

图3为根据本公开实施例的半导体封装装置的第一实施例的俯视示意图；

图4为根据本公开实施例的半导体封装装置的第二实施例的剖面示意图；

图5为根据本公开实施例的半导体封装装置的第二实施例的俯视示意图。

符号说明：

11、基板；12、电子集成电路芯片；13、光子集成电路芯片；14、光纤阵列单元；15、第一导电垫；16、第二导电垫；17、第一连接线；18、第二连接线；19、介电材；100、基板；110、模塑材；200、电子集成电路芯片；210、第一导电垫；300、光子集成电路芯片；310、第二导电垫；400、光纤阵列单元；500、粘合层；600、重布线层；610、第三导电垫；620、闲置区域；700、电连接件；800、专用集成芯片；900、散热片。

具体实施方式

下面结合附图和实施例对说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外，为了便于描述，附图中仅示出了与有关实用新型相关的部分。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。

还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。

应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本申请中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本申请中使用的空间相对描述语可以被同样地相应地解释。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1A和图1B为现有技术中半导体封装装置的示意图。

如图1A所示，该半导体封装装置包括基板11、电子集成电路芯片12、光子集成电路芯片13和光纤阵列单元14。电子集成电路芯片12和光子集成电路芯片13并排设置在基板11的上表面。光纤阵列单元14设置在光子集成电路芯片13的光耦合区域(即图中光子集成电路芯片13的缺口处)。电子集成电路芯片12的上表面设置有第一导电垫15。光子集成电路芯片13的上表面设置有第二导电垫16。电连接线(包括第一连接线17和第二连接线18)将第一导电垫15和第二导电垫16电连接，从而实现了电子集成电路芯片12和光子集成电路芯片13的电连接。其中，第二连接线18用于连接外侧的导电垫，其长度较长。高速信号在第二连接线18中传输时会出现较高损耗。

如图1B所示，若采用重布线层进行连接，则重布线层的介电材19在制程中会溢流至光子集成电路芯片13的光耦合区域。如图1B左部所示，介电材19会残留在光子集成电路芯片13的光耦合区域的侧面，光子集成电路芯片13发出的光线必须穿过介电材19才能进入光纤阵列单元14。如图1B右部所示，介电材19会残留在光子集成电路芯片13的光耦合区域的底面，使光纤阵列单元14被介电材19垫高，造成光纤阵列单元14顺时针旋转(或者逆时针旋转和向上偏移，未示出)，使光纤阵列单元14无法完全衔接在光子集成电路芯片13的光耦合区域，光线在进入光纤阵列单元14前可能从光纤阵列单元14与光子集成电路芯片13之间的缝隙泄露。图1B所示的两种情况均会影响光纤阵列单元14与光子集成电路芯片13之间的耦光效率。

图2为根据本公开实施例的半导体封装装置的第一实施例的剖面示意图。如图2所示，该半导体封装装置包括基板100、电子集成电路芯片200、光子集成电路芯片300、重布线层600、电连接件700和光纤阵列单元400。

电子集成电路芯片200和光子集成电路芯片300并排设置在基板100的上表面。

电子集成电路芯片200的上表面和下表面均设置有第一导电垫210。其中，电子集成电路芯片200上表面为主动面，该表面的第一导电垫210与重布线层600电连接并且用于传输信号(Signal)。电子集成电路芯片200的下表面为背表面，该表面的第一导电垫210与基板100电连接并且用于传输电源(Power)。

电子集成电路芯片200的周围设置有模塑材110。模塑材110能够起到保护电子集成电路芯片200的作用。

光子集成电路芯片300的上表面为主动面，设置有第二导电垫310。光子集成电路芯片300的下表面通过粘合层500连接至基板100。

重布线层600设置在电子集成线路芯片的主动面。重布线层600的上表面设置有第三导电垫610。第三导电垫610通过重布线层600的内部线路与第一导电垫210电连接(该电连接路径未示出)。第三导电垫610相较于第一导电垫210更靠近光子集成电路芯片300。电连接件700将第三导电垫610和第二导电垫310电连接。

光纤阵列单元400设置在光子集成电路芯片300的主动面一侧，并且位于光子集成电路芯片300的光耦合区域。

由于本申请实施例没有在光子集成电路芯片300上方设置重布线层600，能够避免介电材溢流至光子集成电路芯片300的光耦合区域，保证光子集成电路芯片300和光纤阵列单元400之间的耦光效率。

图3为根据本公开实施例的半导体封装装置的第一实施例的俯视示意图。在图3中，左侧虚线对应于第一导电垫210(参见图2)的位置，右侧虚线对应于第三导电垫610的位置。左侧虚线和右侧虚线之间的距离a为电子集成电路芯片200的电连接点的移位距离。

参考图2和图3可知，重布线层600能够将电子集成电路芯片200的电连接点(即第一导电垫210)引导至更靠近光子集成电路芯片300的位置(即第三导电垫610)，缩短了电连接件700中电性路径的长度，有利于降低高速信号传输的损耗。

较佳地，第三导电垫610可以位于光子集成电路芯片300的侧表面的外侧，以便更靠近光子集成电路芯片300，进一步缩小电连接件700中电性路径的长度。

在本实施例中，电连接件700为连接线(Bonding Wire)。在其他实施例中，电连接件700可以是其他元件，例如桥接芯片(Bridge Die)

由于在打线连接中，连接线的长度越长，其纵向高度越高，因此本实施例在缩短电连接件700的长度的同时，还能够减小电连接件700的纵向高度，从而能够减小半导体封装装置的纵向尺寸。

图4为根据本公开实施例的半导体封装装置的第二实施例的剖面示意图，该半导体封装装置为图2中半导体封装装置的变形。在图2中，电子集成电路芯片200和光子集成电路芯片300的数目均为一个。而在图4中，电子集成电路芯片200和光子集成电路芯片300的数目均为多个。

图4中的半导体封装装置还包括被多个电子集成电路芯片200围绕的专用集成芯片800。重布线层600位于多个电子集成电路芯片200和专用集成芯片800的主动面，并且将电子集成电路芯片200和专用集成芯片800电连接。

图4中的半导体封装装置还包括散热片900，可用于释放专用集成芯片800在运行中产生的热量。散热片900的安装位置将在下文进行具体说明。

图5为根据本公开实施例的半导体封装装置的第二实施例的俯视示意图，其中省略了电连接件700(参见图4)。如图5所示，第三导电垫610分布在重布线层600的边缘附近。多个光子集成电路芯片300围绕在重布线层600的四周，并且与邻近的第三导电垫610通过电连接件700(参见图4)电连接。

由于电子集成电路芯片200和专用集成芯片800通过重布线层600的内部线路实现电连接，因此无需在重布线层600上表面的中心区域设置电连接结构，因而第三导电垫610在重布线层600的表面界定出用于容纳其他电子元件的闲置区域620。散热片900即设置在重布线层600表面的闲置区域620中。

通过在重布线层600表面的闲置区域620设置散热片900，有利于提高半导体封装装置的散热性能。

尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本申请中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本申请中特别指示，否则操作的次序和分组并不限制本申请。

Claims (10)

1.一种半导体封装装置，其特征在于，包括：

至少一个电子集成电路芯片，具有第一导电垫；

至少一个光子集成电路芯片，与所述电子集成电路芯片并排设置并且具有第二导电垫；

重布线层，位于所述电子集成电路芯片的主动面并且具有第三导电垫，所述第三导电垫与所述电子集成电路芯片电连接，并且所述第三导电垫相较于所述第一导电垫更靠近所述光子集成电路芯片；以及

电连接件，将所述第三导电垫和所述第二导电垫电连接。

2.根据权利要求1所述的半导体封装装置，其特征在于，至少一个所述第三导电垫位于所述光子集成电路芯片的侧表面的外侧。

3.根据权利要求1所述的半导体封装装置，其特征在于，所述半导体封装装置包括至少两个电子集成电路芯片，以及被所述至少两个电子集成电路芯片围绕的专用集成芯片；

所述重布线层位于所述至少两个电子集成电路芯片和所述专用集成芯片的主动面，并且将所述电子集成电路芯片和所述专用集成芯片电连接。

4.根据权利要求3所述的半导体封装装置，其特征在于，所述第三导电垫在所述重布线层的表面界定出用于容纳其他电子元件的闲置区域。

5.根据权利要求4所述的半导体封装装置，其特征在于，所述闲置区域设置有散热片。

6.根据权利要求1所述的半导体封装装置，其特征在于，所述光子集成电路芯片包括设置在主动面一侧的光学元件。

7.根据权利要求6所述的半导体封装装置，其特征在于，所述光学元件为光纤阵列单元。

8.根据权利要求1所述的半导体封装装置，其特征在于，所述电子集成电路芯片和所述光子集成电路芯片的主动面均朝上。

9.根据权利要求1所述的半导体封装装置，其特征在于，所述电连接件为连接线或者桥接芯片。

10.根据权利要求1所述的半导体封装装置，其特征在于，所述电子集成电路芯片的主动面和背表面均设置有所述第二导电垫。

Images