CN217404858U - 控制器芯片及固态硬盘 - Google Patents

Abstract

本实用新型提供了一种控制器芯片及固态硬盘，所述控制器芯片包括主控制器、主内存、第一端子组、N个子控制器、N个子内存以及N个第二端子组，所述N为大于或等于2的整数；每一所述子控制器分别与一个子内存和一个第二端子组电连接，且所述子控制器通过所述第二端子组连接存储芯片组；所述主控制器分别与N个子控制器电连接，并通过所述N个子控制器访问N个存储芯片组；所述主控制器分别与主内存和第一端子组电连接，且所述主控制器通过所述第一端子组与外部总线进行数据交互。本实用新型通过多个子控制器构成多个数据交互通道，实现了固态硬盘中主控制器与多个存储芯片组之间的快速数据交互。

Description

控制器芯片及固态硬盘

技术领域

本实用新型涉及存储器领域，更具体地说，涉及一种控制器芯片及固态硬盘。

背景技术

硬盘是计算机设备中主要的存储媒介之一，目前主要有固态硬盘(Solid StateDisk，SSD)、机械硬盘(Hard Disk Drive，HDD)、混合硬盘(Hybrid Hard Disk，HHD)等。相较于机械硬盘，固态硬盘因采用半导体作为数据存储的载体，因此具备读写速度快、低功耗、无噪音、抗振动、低热量、体积小、工作温度范围大等特点，已被广泛应用于军事、车载、工业、医疗、航空等领域。

固态硬盘通常包括控制器芯片和多个存储芯片(例如NAND Flash芯片)，其中控制器芯片分别与主机和存储芯片连接，并用于调配数据在各个存储芯片上的负荷以及主机和存储芯片之间的数据中转。然而，现有的控制器芯片与存储芯片都采用单通道方式进行数据交互，效率相对较低。

实用新型内容

本实用新型要解决的技术问题在于，针对上述固态硬盘的控制器芯片和存储芯片之间因采用单通道交互而导致效率较低的问题，提供一种控制器芯片及固态硬盘。

本实用新型解决上述技术问题的技术方案是，提供一种控制器芯片，应用于固态硬盘，所述控制器芯片包括主控制器、主内存、第一端子组、N个子控制器、N个子内存以及N个第二端子组，所述N为大于或等于2的整数；每一所述子控制器分别与一个子内存和一个第二端子组电连接，且所述子控制器通过所述第二端子组连接一个存储芯片组；所述主控制器分别与N个子控制器电连接，并通过所述N个子控制器访问N个存储芯片组；所述主控制器分别与主内存和第一端子组电连接，且所述主控制器通过所述第一端子组与外部总线进行数据交互。

作为本实用新型的进一步优化，所述主控制器以并行方式分别与所述N个子控制器电连接。

作为本实用新型的进一步优化，所述主控制器和主内存集成到第一裸晶，每一子控制器和一个子内存集成到一个第二裸晶；所述第一裸晶的上表面具有多个第一金属垫、覆盖在所述第一金属垫上方的第一外延层以及位于所述第一外延层的上表面的多个第一焊盘和多个第二焊盘，且所述第一外延层内具有将所述第一金属垫与所述第一焊盘和第二焊盘导电连接的导电路径，所述第一端子组和N个第二端子组分别包括多个第二焊盘；N个所述第二裸晶分别以主动表面朝向所述第一外延层的方式粘接固定到所述第一外延层的上表面，每一所述第二裸晶的主动表面具有多个第二金属垫，且每一所述第二金属垫通过导电胶与一个第一焊盘导电连接。

作为本实用新型的进一步优化，所述主内存包括用于存储供所述主控制器执行的第一启动引导程序的主ROM，且所述主ROM与主控制器电连接。

作为本实用新型的进一步优化，所述主内存包括用于在所述控制器芯片上电启动后存储供所述主控制器执行的第一固件的主SRAM，且所述主SRAM与所述主控制器电连接。

作为本实用新型的进一步优化，每一所述子内存包括用于存储供相连的子控制器执行的第二启动引导程序的子ROM，且所述子ROM与一个子控制器电连接。

作为本实用新型的进一步优化，每一所述子内存包括用于在所述控制器芯片上电启动后存储供相连的子控制器执行的第二固件的子SRAM，且所述子SRAM与一个子控制器电连接。

作为本实用新型的进一步优化，所述控制器芯片还包括第三端子组，所述主控制器与第三端子组电连接，并通过所述第三端子组连接动态随机存取存储器。

本实用新型还提供一种固态硬盘，包括电路板，且所述电路板包括外设接口，所述固态硬盘还包括N个存储芯片组和如上所述的控制器芯片，且每一存储芯片组包括至少一个存储芯片；所述控制器芯片的第一端子组经由所述电路板上的第一印制电路与所述外设接口电连接，所述控制器芯片的每一第二端子组经由所述电路板上的第二印制电路与一个存储芯片组电连接。

作为本实用新型的进一步优化，所述控制器芯片还包括与所述主控制器电连接的第三端子组，所述固态硬盘包括动态随机存取存储器，且所述动态随机存取存储器经由所述电路板上的第三印制电路与所述第三端子组电连接。

本实用新型具有以下有益效果：通过多个子控制器和多个子内存构成多个数据交互通道，实现了固态硬盘中主控制器与多个存储芯片组之间的快速数据交互，不仅便于增加新的存储芯片，而且可极大提高数据交互效率。

附图说明

图1是本实用新型实施例提供的控制器芯片的电路拓扑结构示意图；

图2是本实用新型实施例提供的控制器芯片的封装结构的截面示意图；

图3是本实用新型实施例提供的控制器芯片的封装结构的俯视图；

图4是本实用新型实施例提供的固态硬盘的电路拓扑结构示意图；

图5是本实用新型实施例提供的固态硬盘的工作原理示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，是本实用新型实施例提供的控制器芯片的电路拓扑结构示意图，该控制器芯片可应用于固态硬盘，并调配数据在固态硬盘的各个存储芯片上的负荷以及实现主机与存储芯片(例如NAND Flash芯片)之间的数据存取控制。

本实施例的控制器芯片10包括主控制器11、主内存12、第一端子组15、N个子控制器13、N个子内存14以及N个第二端子组16，其中主控制器11和子控制器13分别用于进行数据处理，主内存12和子内存14则分别用于数据存储，且N为大于或等于2的整数，例如N可以为图1所示的3。

具体地，上述主控制器11、主内存12、子控制器13、N个子内存14分别由对应的电路构成，其直接在半导体晶片上经涂膜、光刻显影、蚀刻、离子注入、切割、封装等工艺加工制作而成，主控制器11、主内存12、子控制器13、N个子内存14分别可由半导体晶片内部的多个晶体管组合构成，即主控制器11、主内存12、子控制器13、N个子内存14可集成到一个裸晶，控制器芯片10由该裸晶封装后形成。第一端子组15和第二端子组16则分别位于控制器芯片10的外表面，具体地，第一端子组15和第二端子组16分别可由控制器芯片10外表面的多个导电触点或多个焊脚构成，例如，第一端子组15和第二端子组16可由控制器芯片10的封装基板(Substrate)上的金属端脚构成。主控制器11、主内存12、子控制器13、N个子内存14各自在控制器芯片10内的物理结构，以及第一端子组15和第二端子组16的结构均为本领域的习知技术，在此不做赘述。

在本实施例中，主控制器11还与第一端子组15电连接，并通过第一端子组15连接外部总线(例如PCI-E总线或SATA总线)，从而可经由外部总线与主机(例如个人计算机等)进行数据交互。主内存12与主控制器11电连接，并存储由主控制器11处理的数据。每一子控制器13与一个第二端子组16电连接，并通过第二端子组16电连接一个存储芯片组。每一子控制器13还与一个子内存14电连接，并通过该子内存14存储待处理的数据。主控制器11还分别与N个子控制器13电连接，并与N个子控制器13进行数据交互，从而主控制器11可实现对整个控制器芯片10的协调控制，例如解析由第一端子组输入的命令、数据流的分发等，并对电连接到各个子控制器13的存储芯片组的访问。

上述控制器芯片，通过多个子控制器和多个子内存构成多个数据通道，实现了固态硬盘中主控制器与多个存储芯片组之间的快速数据交互，不仅便于增加新的存储芯片，而且可极大提高数据交互效率。

在本实用新型的一个实施例中，为提高固态硬盘的数据存取速度，主控制器11以并行线分别与N个子控制器13电连接，相应地，主控制器11通过并行通讯协议访问各个子控制器13，从而主控制器11可同时与各个子控制器13进行数据交互。当然，在实际应用中，主控制器11也可通过串行线与N个子控制器13电连接，相应地，主控制器11通过串行通讯协议访问各个子控制器13，该方式虽然速度相对稍慢，但可降低硬件复杂程度。

如图2、图3所示，在本实用新型的一个实施例中，控制器芯片10的主控制器11和主内存12集成到第一裸晶21，每一子控制器13和一个子内存14集成到一个第二裸晶23。其中，第一裸晶21的上表面具有多个第一金属垫211、覆盖在第一金属垫211上方的第一外延层22以及位于第一外延层22的上表面的多个第一焊盘221和多个第二焊盘222，且第一外延层22内具有将第一金属垫211与第一焊盘221和第二焊盘222导电连接的导电路径，第一端子组15和N个第二端子组16分别包括多个第二焊盘222；N个第二裸晶23分别以主动表面朝向第一外延层22的方式粘接固定到第一外延层22的上表面，每一第二裸晶23的主动表面具有多个第二金属垫231，且每一第二金属垫231通过导电胶与一个第一焊盘221导电连接。通过上述方式，实现了主控制器11与各个子控制器13之间的电性连接、主控制器11与第一端子组15之间的电性连接、以及各个子控制器13与对应的第二端子组16之间的电性连接(经由第二金属垫231、第一焊盘221、主控制器11的内部线路以及第二焊盘222)。

上述第一外延层22具体可由在高温下通过气相化学反应，在第一裸晶21的上表面生长的一层或多层硅单晶薄膜构成。第一外延层22上的导电路径可结合位于第一外延层22上的硅通孔(Through Sillicon Via，TSV)形成，即第一外延层22内具有分别与第一裸晶21的每一第一金属垫211对应的多个硅通孔。通过上述硅通孔，可实现第一金属垫211与第一焊盘221和第二焊盘222之间的电气连接。上述导电路径可根据第一裸晶21和第二裸晶23的具体连接关系设计。

在具体应用中，上述第二金属垫231可通过导电胶(例如掺有金属粉末的胶)与第一焊盘221导电连接，第二裸晶23的主动表面的其他部分(即除了第二金属垫231外的部分)与第一外延层22的上表面之间则可填充绝缘材料(例如绝缘胶等)。特别地，上述第二裸晶23的主动表面可具有重布线层，并通过重布线层调整各个第二金属垫231的位置，利于第二裸晶23的第二金属垫231与第一外延层22上的第一焊盘221的电气连接。此外，第一外延层22的上表面的每一第二焊盘222上形成有焊球24，且该焊球24突出于第一外延层22的上表面的高度大于第二裸晶23突出于第一外延层22的上表面的高度，并由焊球24构成第一端子组15和第二端子组16，以便于控制器芯片10组装到模板或连接器。

在本发明的另一实施例中，第一外延层22的上表面具有N个第一凹槽223(该第一凹槽223可在第一外延层22生长过程中控制生产形态形成，也可在第一外延层22生长完成后通过表面激光蚀刻等方式加工而成)，且第一裸晶21的垂向投影覆盖上述第一凹槽223的垂向投影，第一凹槽223的垂向投影的面积大于第二裸晶23的垂向投影的面积。并且，第一外延层22上的第一焊盘221位于第一凹槽223内(例如位于第一凹槽223的槽底壁)，第二焊盘222则位于第一凹槽223外。相应地，在步骤S32中，第二裸晶23以嵌入或部分嵌入第一凹槽223的方式粘接固定到第一外延层22的上表面。

并且，上述第一凹槽223的形状和尺寸可与第二裸晶23的形状和尺寸相匹配，且在第二裸晶23粘接到第一外延层22时，第二裸晶23的顶面与第一外延层22的上表面持平或凹入第一外延层22的上表面，即第一凹槽223的深度大于或等于第二裸晶23的厚度。

当然，上述第一裸晶21和第二裸晶23也可采用传统方式封装，即第一裸晶21和第二裸晶23分别固定在封装基板上，并通过引线键合(Wire Bond)工艺将其与封装基板上的对应引脚电性连接，后续再以封装胶体(Molding Compound)覆盖封装基板、第一裸晶21和第二裸晶23以及引线，并在封装基板的底部加上焊球(Solid Ball)来形成第一端子组15和第二端子组16。

结合图4所示，在本实用新型的一个实施例中，上述主内存12具体可包括主ROM(Read-Only Memory，只读存储器)121，该主ROM 121与主控制器11电连接，并用于存储供主控制器11执行的第一启动引导程序(bootloader)，上述第一启动引导程序为控制器芯片10所在的固态硬盘的固件的一部分，并在固态硬盘开卡时写入到主ROM 121。

此外，上述主内存12还可包括主SRAM(Static Random-Access Memory，静态随机存取存储器)122，该主SRAM 122与主控制器11电连接，并用于存储供主控制器执行的第一固件(除了第一启动引导程序外的其他部分)，例如，该第一固件具体可包括坏块管理算法、耗损平衡写入算法、垃圾回收算法、数据加密算法等，从而实现来自主机的命令的解析、数据流的分发、均衡管理等。主SRAM 122还用于暂存由第一端子组15输入并等待主控制器11处理的数据(例如主机需要存储到固态硬盘的存储芯片的数据)，以及来自各个子控制器13并等待主控制器11处理的数据(例如主机需要从固态硬盘的存储芯片读取的数据)。

在固态硬盘上电启动时，主控制器11从主ROM 121读取并执行第一启动引导程序，将供主控制器11执行的第一固件载入到主SRAM 122。上述第一固件具体可存储于固态硬盘的存储芯片(例如NAND Flash芯片)或主ROM 121。在具体应用中，主控制器11在执行第一启动引导程序时，还可将存储有固态硬盘的所有存储块(BLOCK)的状态表载入到主SRAM 122，从而便于主控制器11进行统一的坏块管理，保证固态硬盘数据读写过程中不会出错。

类似地，每一上述子内存14包括一个子ROM 141，该子ROM 141与一个子控制器13电连接，并用于存储供相连的子控制器13执行的第二启动引导程序。上述第二启动引导程序为控制器芯片10所在的固态硬盘的固件的一部分，并在固态硬盘开卡时写入到子ROM141。

此外，每一上述子内存14还可包括一个子SRAM 142，该子SRAM 142与一个子控制器13电连接，并用于存储供相连的子控制器13执行的第二固件(除了第二启动引导程序外的其他部分)，例如，该第二固件可包括4K读算法、4K写算法、错误校正码算法等。子SRAM142还用于暂存来自主控制器11并等待子控制器13处理的数据(例如主机需要存储到固态硬盘的存储芯片的数据)，以及来自各个电连接至第二端子组16的存储芯片并等待子控制器13处理的数据(例如主机需要从固态硬盘的存储芯片读取的数据)。

在固态硬盘上电启动时，各个子控制器13分别从相连的子ROM 141读取并执行第二启动引导程序，将供子控制器13执行的第二固件载入到子SRAM 142。上述第二固件具体可存储于连接到对应的第二端子组存储芯片组或对应的子ROM 141。

在本实用新型的一个实施例中，控制器芯片10除了包括主控制器11、主内存12、第一端子组15、N个子控制器13、N个子内存14以及N个第二端子组16外，还包括第三端子组17，主控制器11与第三端子组17电连接，并通过该第三端子组17连接动态随机存取存储器(Dynamic Random Access Memory，DRAM)。相对于SRAM，动态随机存取存储器具有成本相对较低的优点，采用DRAM的固态硬盘，可大大扩展固态硬盘的缓存空间，在文件写入，尤其小文件写入时，可明显提升性能，改善随机读写速度。

如图2所示，本实用新型还提供一种固态硬盘，该固态硬盘包括电路板、N个存储芯片组40和如上所述的控制器芯片10，且每一存储芯片组包括至少一个存储芯片。在实际应用中，存储芯片可采用NAND Flash芯片或其他存储介质。

上述电路板包括外设接口，通过外设接口，固态硬盘可接入主机的外设总线，具体地，上述外设接口可采用SATA-2接口、SATA-3接口、SAS接口、MSATA接口、PCI-E接口、NGFF接口、CFast接口、SFF-8639接口和M.2NVME/SATA接口等。

在上述固态硬盘中，控制器芯片10的第一端子组15经由电路板上的第一印制电路与外设接口电连接，控制器芯片10的每一第二端子组16经由电路板上的第二印制电路与一个存储芯片组电连接。即控制器芯片10和N个存储芯片组40均装配(例如焊接)到电路板，且控制器芯片10通过电路板上的外设接口接入到主机的外设总线，从而接收来自主机的指令和数据，以及向主机反馈指令执行结果。

结合图5所示，为图4所示的固态硬盘的工作流程示意图，该固态硬盘在上电后执行以下步骤：

步骤S31：N个子控制器13分别读取并执行对应的子ROM 141中的第二启动引导程序，从连接到对应的第二端子组16的存储芯片组40读取第二固件代码到对应的子RAM 142。上述第二固件代码可在固态硬盘开卡时写入到对应的存储芯片组40。

步骤S32：主控制器11读取并执行主ROM 121中的第一启动引导程序，通过一个子控制器13(可通过第一启动引导程序指定)读取主控制器11的第一固件代码到主SRAM 122。上述第一固件代码可在固态硬盘开卡时写入到对应的存储芯片组40。

步骤S33：主控制器11通过N个子控制器13作为数据交互通道，对N个存储芯片组40进行数据读写。

具体地，主控制器11执行外设接口接收的指令，该指令由主机生成并通过外设总线发送，上述接收的指令具体可以为数据存储、读取数据、擦除数据等。例如，在接收的指令为数据存储指令且待存储的数据大于预设值时，主控制器11将待存储的数据分割为多个数据片段，并将该多个数据片段分别发送给N个子控制器13，该N个子控制器13分别将各个数据片段存储到对应的存储芯片组40；在接收的指令为读取数据指令时，主控制器11根据数据的存储位置，分别向对应的子控制器13发送数据读取请求，并在接收到各个子控制器13返回的数据后通过第一端子组15及外设接口发送给主机。

在本实用新型的一个实施例中，固态硬盘的控制器芯片10还包括与主控制器11电连接的第三端子组17，相应地，固态硬盘还包括动态随机存取存储器，且该动态随机存取存储器经由电路板上的第三印制电路与第三端子组17电连接。通过动态随机存取存储器，可进一步提高固态硬盘的性能，改善随机读写速度。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种控制器芯片，应用于固态硬盘，其特征在于，所述控制器芯片包括主控制器、主内存、第一端子组、N个子控制器、N个子内存以及N个第二端子组，所述N为大于或等于2的整数；每一所述子控制器分别与一个子内存和一个第二端子组电连接，且所述子控制器通过所述第二端子组连接一个存储芯片组；所述主控制器分别与N个子控制器电连接，并通过所述N个子控制器访问N个存储芯片组；所述主控制器分别与主内存和第一端子组电连接，且所述主控制器通过所述第一端子组与外部总线进行数据交互。

2.根据权利要求1所述的控制器芯片，其特征在于，所述主控制器以并行方式分别与所述N个子控制器电连接。

3.根据权利要求1所述的控制器芯片，其特征在于，所述主控制器和主内存集成到第一裸晶，每一子控制器和一个子内存集成到一个第二裸晶；所述第一裸晶的上表面具有多个第一金属垫、覆盖在所述第一金属垫上方的第一外延层以及位于所述第一外延层的上表面的多个第一焊盘和多个第二焊盘，且所述第一外延层内具有将所述第一金属垫与所述第一焊盘和第二焊盘导电连接的导电路径，所述第一端子组和N个第二端子组分别包括多个第二焊盘；N个所述第二裸晶分别以主动表面朝向所述第一外延层的方式粘接固定到所述第一外延层的上表面，每一所述第二裸晶的主动表面具有多个第二金属垫，且每一所述第二金属垫通过导电胶与一个第一焊盘导电连接。

4.根据权利要求1-3中任一项所述的控制器芯片，其特征在于，所述主内存包括用于存储供所述主控制器执行的第一启动引导程序的主ROM，且所述主ROM与主控制器电连接。

5.根据权利要求1-3中任一项所述的控制器芯片，其特征在于，所述主内存包括用于在所述控制器芯片上电启动后存储供所述主控制器执行的第一固件的主SRAM，且所述主SRAM与所述主控制器电连接。

6.根据权利要求1-3中任一项所述的控制器芯片，其特征在于，每一所述子内存包括用于存储供相连的子控制器执行的第二启动引导程序的子ROM，且所述子ROM与一个子控制器电连接。

7.根据权利要求1-3中任一项所述的控制器芯片，其特征在于，每一所述子内存包括用于在所述控制器芯片上电启动后存储供相连的子控制器执行的第二固件的子SRAM，且所述子SRAM与一个子控制器电连接。

8.根据权利要求1所述的控制器芯片，其特征在于，所述控制器芯片还包括第三端子组，所述主控制器与第三端子组电连接，并通过所述第三端子组连接动态随机存取存储器。

9.一种固态硬盘，包括电路板，且所述电路板包括外设接口，其特征在于，所述固态硬盘还包括N个存储芯片组和如权利要求1-8中任一项所述的控制器芯片，且每一存储芯片组包括至少一个存储芯片；所述控制器芯片的第一端子组经由所述电路板上的第一印制电路与所述外设接口电连接，所述控制器芯片的每一第二端子组经由所述电路板上的第二印制电路与一个存储芯片组电连接。

10.根据权利要求9所述的固态硬盘，其特征在于，所述控制器芯片还包括与所述主控制器电连接的第三端子组，所述固态硬盘包括动态随机存取存储器，且所述动态随机存取存储器经由所述电路板上的第三印制电路与所述第三端子组电连接。

Images