CN217385735U - 一种mcu的ate设备及其系统 - Google Patents
一种mcu的ate设备及其系统 Download PDFInfo
- Publication number
- CN217385735U CN217385735U CN202220984327.7U CN202220984327U CN217385735U CN 217385735 U CN217385735 U CN 217385735U CN 202220984327 U CN202220984327 U CN 202220984327U CN 217385735 U CN217385735 U CN 217385735U
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- mcu
- tested
- ate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型公开一种MCU的ATE设备,用于对待测芯片进行测试,包括:电源管理模块、测试机台及测试模块,电源管理模块分别与测试机台、测试模块及待测芯片连接,并能够为测试机台、测试模块及待测芯片提供电源、激励信号和电压;所述待测芯片安装在检测模块上进行检测;所述测试模块包括测试程序存储单元,所述测试程序存储单元用于提供对待测芯片进行测试的测试程序。本实用新型还公开了一种包括MCU的ATE设备的MCU的ATE系统。通过测试模块提供待测芯片的测试程序,提高了芯片测试的测试效率,缩短了芯片测试的时间。
Description
技术领域
本实用新型涉及一种芯片测试设备,具体涉及一种MCU的ATE设备及其系统。
背景技术
MCU芯片是一个包含多个芯片的集合体,用户对该类芯片进行测试时,需要对其各个组件进行测试来达到预期的效果,即需要采用不同的测试程序来对相应的组件进行测试。现有的芯片测试系统需要人工对每一项测试项目进行逐一测试,给测试工作的实施带来了很大的不便。这种测试系统测试效率低、测试时间长。于是出现了一种自动化测试设备(即ATE,Automatic Test Equipment),ATE是一种由高性能计算机控制的测试仪器的集合体,由测试仪器和计算机组合而成。通常,计算机通过运行测试程序的指令来对芯片进行测试。半导体芯片测试设备是检测集成电路的功能和性能的完整性,是集成电路生产制造流程中确保集成电路品质的重要设备。MCU的ATE设备最基本的要求是能保证测试功能的快速性、可靠性和稳定性。目前的MCU的ATE设备受制于测试程序的存储与读取方式,检测效率难以进一步提高。
实用新型内容
根据本实用新型的一个方面,提供了一种MCU的ATE设备,用于对待测芯片进行测试,包括:电源管理模块、测试机台及测试模块,电源管理模块分别与测试机台、测试模块及待测芯片连接,并能够为测试机台、测试模块及待测芯片提供电源、激励信号和电压;所述待测芯片安装在检测模块上进行检测;所述测试模块包括测试程序存储单元,所述测试程序存储单元用于提供对待测芯片进行测试的测试程序。通过测试模块提供待测芯片的测试程序,提高了芯片测试的测试效率,缩短了芯片测试的时间。
本实用新型的另一方面,所述测试程序存储单元为外挂FLASH。因此,可以测试无内置非易失性存储单元程序下载的测试芯片,或者含非易失性存储单元但在测试过程需要反复烧写及可重复测试的测试芯片
本实用新型的另一方面,所述外挂FLASH通过IO接口与测试机台进行通信,通过JTAG/SWD接口与所述待测芯片通信。
本实用新型的另一方面,所述测试程序存储单元包括烧录器,所述烧录器用于将测试程序烧录至待测芯片中,这样,更便于对测试程序的维护以及迭代升级。
本实用新型的另一方面,所述测试程序存储单元包括烧录器,所述烧录器通过STA管脚从测试机台接收烧录指令,通过JTAG或SWD接口将烧录器中的测试程序下载到待测芯片中;所述烧录器所述烧录器设有反馈信号用的管脚,通过所述管脚触发高电平反馈测试结果给测试机台。
本实用新型的另一方面,所述测试程序存储单元为待测芯片内的SRAM区域,所述SRAM区域事先烧录有用于对待测芯片进行测试的测试程序。可使测试机台和测试芯片内核同时进行测试操作,提升测试效率,减少测试时间,降低测试成本。
本实用新型的另一方面,所述测试机台包括上位机,所述上位机用于对测试进行控制。
本实用新型的另一方面,所述上位机可以是直接发出操控命令的计算机。
本实用新型的另一方面,还包括测试套件,所述测试套件包括接口PCB板,所述接口PCB板上设有用于接收待测芯片的芯片安装座,所述接口PCB板通过芯片安装座接收返回的测试信号;所述接口PCB板上设有多个开槽。
本实用新型的另一方面,提供了一种MCU的ATE系统,该系统包括如上所述的MCU的ATE设备。
附图说明
图1为本实用新型的MCU的ATE设备的通信示意图;
图2为本实用新型的MCU的ATE设备一种实施方式的通信示意图;
图3为本实用新型MCU的ATE设备的另一实施方式的通信示意图。
图4为本实用新型MCU的ATE设备的另一实施方式的通信示意图。
图5为本实用新型MCU的ATE设备的接口PCB板的结构示意图。
图6为本实用新型MCU的ATE设备的接口PCB板另一实施方式的结构示意图。
具体实施方式
下面结合附图对本实用新型作进一步详细的说明。
实施方式一
图1示意性地显示了根据本实用新型的一种实施方式的MCU的ATE设备。如图1所示,该ATE设备包括电源管理模块1、测试机台2、测试模块3。测试机台2通过测试模块3对待测芯片4进行测试。电源管理模块1连接测试机台2、测试模块3及待测芯片4,为其提供电源、激励信号和电压。测试机台2包含上位机,用于对芯片测试的过程进行控制。具体地,上位机可以是直接发出操控命令的计算机。测试模块3包含测试程序存储单元5,用于提供对待测芯片4进行测试的测试程序。所述MCU的ATE设备还可以包括接口PCB板(即测试系统接口PCBLoadboard)。MCU的ATE设备可通过接口PCB板外接其他设备及器件。测试时,将插座安装到测试系统接口PCB板上,待测芯片4安装在插座上,然后将其作为一个整体固定到所述MCU的ATE设备上,以此连接待测芯片4,由此可以向待测芯片4发送或接收测试信号。
实施方式二
如图2所示,所述测试程序存储单元可配置为外挂FLASH6,该外挂FLASH6通过SPI-IO接口与测试机台2通信,外挂FLASH6通过JTAG或SWD接口与待测芯片4进行通信,所述IO接口可以是SPI-IO接口。在芯片测试前可使用EDA工具将测试程序的程序代码预先下载到外挂FLASH6,该程序代码可以通过MCU的ATE设备的串口发送指令来调用相应的测试方案来进行相应功能及参数的测试,对于例如MCU一类的芯片测试,更容易进行程序的升级或覆盖。测试时,测试机台2向测试芯片4发送通信指令,测试芯片4通过芯片端SPI端口从外挂FLASH6获取对应的测试程序并通过JTAG/SWD接口下载至待测芯片4进行测试。使用外挂FLASH6提供测试程序可以测试无内置非易失性存储单元程序下载的测试芯片,或者含非易失性存储单元但在测试过程需要反复烧写及可重复测试的测试芯片。
实施方式三
如图3所示,所述测试程序存储单元包括烧录器7,用于将测试程序烧录至待测芯片4中对待测芯片4进行测试。测试时,电源管理模块1对烧录器7、待测芯片4及测试机台2进行同步及供电。通过测试机台2的STA管脚向烧录器7发送开始烧录指令,待测芯片4通过JTAG或SWD接口将烧录器7中的测试程序下载到测试芯片4中;在烧录完成的校验通过后,烧录器7从反馈信号的管脚触发高电平反馈P/F结果给测试机台2。烧录成功后,测试程序已经下载到测试芯片4中,烧录至待测芯片4中的测试程序可用于后续芯片功能及电特性参数的测试。使用烧录器7为待测芯片提供测试程序,可便于对测试程序的维护以及迭代升级。
实施方式四
如图4所示,所述测试程序存储单元5可为待测芯片4内的SRAM区域7。对于待测芯片4含有自主内核芯片,其内核在功能及电特性测试的过程中大部分时间处在空闲状态。在芯片测试的过程中可充分利用这部分的功能,本实施方式预先将特定的测试程序烧录到SRAM区域7中执行。芯片测试时,测试机台2可同步串口接口,对通信功能及电特性参数进行测试,并通过串口接口将芯片测试的结果返回至测试机台2中。因此,测试机台2与待测芯片4可独立同时对待测芯片进行测试操作,达到双核并行测试的效果,提升测试效率,减少测试时间,降低测试成本。
实施方式五
图5、6示出开槽的接口PCB板,图5中,接口PCB板两侧各开有一个槽8,图6示出PCB板两侧各开有两个槽8。开槽周围可以通过接口及排线外接辅助测试外接设备及器件,如下载器、示波器、逻辑分析仪、USB线等。通过在接口PCB板上增加开槽可增加外接的接口及设备。提高测试设备的适用性、可扩展性及可行性,使外挂器件及设备更换或变更简单,减少芯片测试量产因Loadboard外围原因导致拆机驾机率,提高硬件维护效率。
实施方式六
MCU的ATE系统除了包括MCU的ATE设备外,还包括自动化分类机、与自动化分类机配套的治具。测试员需要基于MCU的ATE设备开发测试程序,内容通常包括电气连接性测试、功能测试和参数测试等。程序会根据测试结果通过或者不通过进行物理分类,也就是说把通过和不通过的芯片通过自动化分类机及其治具分到不同的容器中。
以上所述的仅是本实用新型的一些实施方式。对于本领域的普通技术人员来说,在不脱离本实用新型创造构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。
Claims (10)
1.一种MCU的ATE设备,用于对待测芯片进行测试,包括:电源管理模块、测试机台及测试模块,电源管理模块分别与测试机台、测试模块及待测芯片连接,并能够为测试机台、测试模块及待测芯片提供电源、激励信号和电压;所述待测芯片安装在检测模块上进行检测;其特征在于:所述测试模块包括测试程序存储单元,所述测试程序存储单元用于提供对待测芯片进行测试的测试程序。
2.根据权利要求1所述的MCU的ATE设备,其特征在于,所述测试程序存储单元为外挂FLASH。
3.根据权利要求2所述的MCU的ATE设备,其特征在于,所述外挂FLASH通过IO接口与测试机台通信,并通过JTAG/SWD接口与所述待测芯片通信。
4.根据权利要求1所述的MCU的ATE设备,其特征在于,所述测试程序存储单元包括烧录器,所述烧录器用于将测试程序烧录至待测芯片中。
5.根据权利要求3所述的MCU的ATE设备,所述测试程序存储单元包括烧录器,所述烧录器通过STA管脚从测试机台接收烧录指令,通过JTAG或SWD接口将烧录器中的测试程序下载到待测芯片中;所述烧录器设有反馈信号用的管脚,所述烧录器通过所述管脚触发高电平反馈测试结果给测试机台。
6.根据权利要求1所述的MCU的ATE设备,所述测试程序存储单元为待测芯片内的SRAM区域,所述SRAM区域存储有用于对待测芯片进行测试的测试程序。
7.根据权利要求1所述的MCU的ATE设备,所述测试机台包括上位机,所述上位机用于对测试进行控制。
8.根据权利要求7所述的MCU的ATE设备,所述上位机可以是直接发出操控命令的计算机。
9.根据权利要求1所述的MCU的ATE设备,还包括测试套件,所述测试套件包括接口PCB板,所述接口PCB板上设有用于接收待测芯片的芯片安装座,所述接口PCB板通过芯片安装座接收返回的测试信号;所述接口PCB板上设有多个开槽。
10.一种MCU的ATE系统,该系统包括如权利要求1-9中任意一项所述的MCU的ATE设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220984327.7U CN217385735U (zh) | 2022-04-26 | 2022-04-26 | 一种mcu的ate设备及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220984327.7U CN217385735U (zh) | 2022-04-26 | 2022-04-26 | 一种mcu的ate设备及其系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217385735U true CN217385735U (zh) | 2022-09-06 |
Family
ID=83108363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220984327.7U Active CN217385735U (zh) | 2022-04-26 | 2022-04-26 | 一种mcu的ate设备及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217385735U (zh) |
-
2022
- 2022-04-26 CN CN202220984327.7U patent/CN217385735U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8127187B2 (en) | Method and apparatus of ATE IC scan test using FPGA-based system | |
JP6557220B2 (ja) | プログラム可能なインタフェースベースの検証及びデバッグ | |
CN111475364A (zh) | 一种片上系统芯片的测试方法及系统 | |
CN113157501B (zh) | 一种基于ate测试机的微系统模块ac参数测试方法 | |
JP4334463B2 (ja) | 半導体集積回路のテスト装置および方法 | |
US20070258288A1 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
CN116224042B (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
CN114325336A (zh) | 基于fpga的面向wgl的芯片测试系统及应用 | |
CN114266210A (zh) | 芯片ate测试中的wgl文件处理方法及应用 | |
CN114089165A (zh) | 一种基于ate的c8051f芯片在线测试方法 | |
CN109581197A (zh) | 一种基于JTAG接口的SiP封装用测试系统 | |
CN109901059A (zh) | 一种复杂可编程逻辑器件重复配置测试方法及电子设备 | |
CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
CN111090039A (zh) | Fpga功能测试方法及装置 | |
KR100604160B1 (ko) | 복수의 반도체 모듈을 동시에 테스트하는 반도체 모듈테스트 장치 | |
CN217385735U (zh) | 一种mcu的ate设备及其系统 | |
CN117572219A (zh) | Mcu芯片电气参数自动化测试系统及方法 | |
CN102478623A (zh) | 待测单元的测试方法 | |
KR101452959B1 (ko) | 실장형 테스트 장비 및 그 방법 | |
CN103137211B (zh) | 一种nvm内建自测电路的仿真测试系统 | |
CN114692540A (zh) | 一种基于fpga的flash应用验证系统 | |
US8346498B2 (en) | Programmable device testing | |
US6434503B1 (en) | Automated creation of specific test programs from complex test programs | |
US8131531B2 (en) | System and method for simulating a semiconductor wafer prober and a class memory test handler | |
US7240264B2 (en) | Scan test expansion module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |