CN217333341U - 一种大功率使用场合的fpga供电电路 - Google Patents

一种大功率使用场合的fpga供电电路 Download PDF

Info

Publication number
CN217333341U
CN217333341U CN202221123015.3U CN202221123015U CN217333341U CN 217333341 U CN217333341 U CN 217333341U CN 202221123015 U CN202221123015 U CN 202221123015U CN 217333341 U CN217333341 U CN 217333341U
Authority
CN
China
Prior art keywords
decoupling capacitor
capacitor
decoupling
control chip
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221123015.3U
Other languages
English (en)
Inventor
程海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xinzhi Information Technology Co ltd
Original Assignee
Jiangsu Xinzhi Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xinzhi Information Technology Co ltd filed Critical Jiangsu Xinzhi Information Technology Co ltd
Priority to CN202221123015.3U priority Critical patent/CN217333341U/zh
Application granted granted Critical
Publication of CN217333341U publication Critical patent/CN217333341U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种大功率使用场合的FPGA供电电路，主控芯片U20配置有第一输入去耦电路、电阻R666、电容C256、电阻R948和第一输出去耦电路；第一输入去耦电路加在主控芯片U20的功率电源输入引脚；电阻R666加在主控芯片U20的反馈引脚；电容C256加在主控芯片U20的输出跟踪和软启动引脚上；电阻R948作为主控芯片U20的隔地电阻；第一输出去耦电路加在主控芯片U20的功率电源输出引脚；主控芯片U21和主控芯片U22外围电路配置和主控芯片U20相似。本实用新型适合国产FPGA大功率使用场合，降低硬件设计的复杂程度，能够实现上电时序的控制，满足上电时序要求，提高设计的可靠性和系统整体的稳定性。

Description

一种大功率使用场合的FPGA供电电路
技术领域
本实用新型属于供电电路技术领域，具体涉及一种大功率使用场合的FPGA供电电路。
背景技术
FPGA是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，本身构成了半定制电路中的典型集成电路，其中含有数字管理模块、内嵌式单元、输出单元以及输入单元等，解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
现有方案中，国产FPGA的供电，都是基于多种分立电源供电，各自提供VCC_INT、VCC_BRAM、VCC_MGTAVCC、VCC_MGTVCCAUX、VCC_AUX、VCC_3V3各个部分的供电，电路设计相对复杂，硬件设计的复杂程度高，占用PCB板的面积较大，对于PCB板较小、布局紧张的电路板而言，布局压力太大，设计的可靠性和稳定性差，甚至无法实现。
实用新型内容
为此，本实用新型提供一种大功率使用场合的FPGA供电电路，解决现有大功率场合供电方案设计复杂程度高，可靠性和稳定性差的问题。
为了实现上述目的，本实用新型提供如下技术方案：一种大功率使用场合的FPGA供电电路，包括主控芯片U20、主控芯片U21、主控芯片U22和负载芯片U23；
主控芯片U20配置有第一输入去耦电路、电阻R666、电容C256、电阻R948和第一输出去耦电路；第一输入去耦电路加在主控芯片U20的功率电源输入引脚；电阻R666加在主控芯片U20的反馈引脚；电容C256加在主控芯片U20的输出跟踪和软启动引脚上；电阻R948作为主控芯片U20的隔地电阻；第一输出去耦电路加在主控芯片U20的功率电源输出引脚；
主控芯片U21配置有第二输入去耦电路、电阻R956、电容C878、电阻R954和第二输出去耦电路；第二输入去耦电路加在主控芯片U21的功率电源输入引脚；电阻R956加在主控芯片U21的反馈引脚；电容C878加在主控芯片U21的输出跟踪和软启动引脚上；电阻R954作为主控芯片U21的隔地电阻；第二输出去耦电路加在主控芯片U21的功率电源输出引脚；
主控芯片U22配置有第三输入去耦电路、电阻R959、电容C897、电阻R958和第三输出去耦电路；第三输入去耦电路加在主控芯片U22的功率电源输入引脚；电阻R959加在主控芯片U22的反馈引脚；电容C897加在主控芯片U22的输出跟踪和软启动引脚上；电阻R958作为主控芯片U22的隔地电阻；第三输出去耦电路加在主控芯片U22的功率电源输出引脚；
主控芯片U20、主控芯片U21、主控芯片U22共同为负载芯片U23提供电源支持。
作为大功率使用场合的FPGA供电电路优选方案，第一输入去耦电路包括去耦电容C232、去耦电容C233、去耦电容C234和去耦电容C235；
去耦电容C232、去耦电容C233、去耦电容C234和去耦电容C235相互并联后加在主控芯片U20的功率电源输入引脚；
第一输出去耦电路包括去耦电容C824、去耦电容C825、去耦电容C832、去耦电容C826、去耦电容C827、去耦电容C833、去耦电容C828、去耦电容C829、去耦电容C834、去耦电容C830、去耦电容C831和去耦电容C835；
去耦电容C824、去耦电容C825、去耦电容C832、去耦电容C826、去耦电容C827和去耦电容C833相互并联后加在主控芯片U20的功率电源输出引脚；
去耦电容C828、去耦电容C829、去耦电容C834、去耦电容C830、去耦电容C831和去耦电容C835相互并联后也加在主控芯片U20的功率电源输出引脚。
作为大功率使用场合的FPGA供电电路优选方案，主控芯片U20还配置有电容C259，电容C259预置在主控芯片U20的电流阈值控制及相位补偿引脚。
作为大功率使用场合的FPGA供电电路优选方案，第二输入去耦电路包括去耦电容C881、去耦电容C877、去耦电容C875和去耦电容C880；
去耦电容C881、去耦电容C877、去耦电容C875和去耦电容C880相互并联后加在主控芯片U21的功率电源输入引脚；
第二输出去耦电路包括去耦电容C869、去耦电容C866、去耦电容C872、去耦电容C867、去耦电容C868、去耦电容C874、去耦电容C870、去耦电容C871、去耦电容C865、去耦电容C863、去耦电容C864和去耦电容C862；
去耦电容C869、去耦电容C866、去耦电容C872、去耦电容C867、去耦电容C868、去耦电容C874相互并联后加在主控芯片U21的功率电源输出引脚；
去耦电容C870、去耦电容C871、去耦电容C865、去耦电容C863、去耦电容C864和去耦电容C862相互并联后也加在主控芯片U21的功率电源输出引脚。
作为大功率使用场合的FPGA供电电路优选方案，主控芯片U21还配置有电阻R957、电容C882、电阻R955、电容C876；
电阻R957、电阻R955分别加在主控芯片U21另外通道的反馈引脚；
电容C882、电容C876分别加在主控芯片U21另外通道的输出跟踪和软启动引脚。
作为大功率使用场合的FPGA供电电路优选方案，主控芯片U21还配置有电容C883、电容C873和电容C879；
电容C883、电容C873、电容C879分别加在主控芯片U21对应的电流阈值控制及相位补偿引脚。
作为大功率使用场合的FPGA供电电路优选方案，第三输入去耦电路包括去耦电容C901、去耦电容C898、去耦电容C896和去耦电容C900；
去耦电容C901、去耦电容C898、去耦电容C896和去耦电容C900相互并联后加在主控芯片U22的功率电源输入引脚；
第三输出去耦电路包括去耦电容C889、去耦电容C886、去耦电容C894、去耦电容C887、去耦电容C888、去耦电容C895、去耦电容C890、去耦电容C891、去耦电容C884、去耦电容C892、去耦电容C893和去耦电容C885；
去耦电容C889、去耦电容C886、去耦电容C894、去耦电容C887、去耦电容C888、去耦电容C895相互并联后加在主控芯片U22的功率电源输出引脚；
去耦电容C890、去耦电容C891、去耦电容C884、去耦电容C892、去耦电容C893和去耦电容C885相互并联后也加在主控芯片U22的功率电源输出引脚。
作为大功率使用场合的FPGA供电电路优选方案，主控芯片U22还配置有电容C899，电容C899预置在主控芯片U22的电流阈值控制及相位补偿引脚。
本实用新型具有以下优点：设有主控芯片U20、主控芯片U21、主控芯片U22和负载芯片U23；主控芯片U20配置有第一输入去耦电路、电阻R666、电容C256、电阻R948和第一输出去耦电路；第一输入去耦电路加在主控芯片U20的功率电源输入引脚；电阻R666加在主控芯片U20的反馈引脚；电容C256加在主控芯片U20的输出跟踪和软启动引脚上；电阻R948作为主控芯片U20的隔地电阻；第一输出去耦电路加在主控芯片U20的功率电源输出引脚；主控芯片U21配置有第二输入去耦电路、电阻R956、电容C878、电阻R954和第二输出去耦电路；第二输入去耦电路加在主控芯片U21的功率电源输入引脚；电阻R956加在主控芯片U21的反馈引脚；电容C878加在主控芯片U21的输出跟踪和软启动引脚上；电阻R954作为主控芯片U21的隔地电阻；第二输出去耦电路加在主控芯片U21的功率电源输出引脚；主控芯片U22配置有第三输入去耦电路、电阻R959、电容C897、电阻R958和第三输出去耦电路；第三输入去耦电路加在主控芯片U22的功率电源输入引脚；电阻R959加在主控芯片U22的反馈引脚；电容C897加在主控芯片U22的输出跟踪和软启动引脚上；电阻R958作为主控芯片U22的隔地电阻；第三输出去耦电路加在主控芯片U22的功率电源输出引脚；主控芯片U20、主控芯片U21、主控芯片U22共同为负载芯片U23提供电源支持。本实用新型适合国产FPGA大功率使用场合，采用三颗芯片实现大功率多种电源供电，解决VCC_INT、VCC_BRAM、VCC_MGTAVCC、VCC_MGTVCCAUX、VCC_AUX、VCC_3V3各个部分多种大功率电压供电的麻烦，并且能够实现上电时序的控制，满足上电时序要求，一方面降低硬件设计的复杂程度，另一方面减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。
附图说明
为了更清楚地说明本实用新型的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容能涵盖的范围内。
图1为本实用新型实施例中提供的大功率使用场合的FPGA供电电路主控芯片U20电路示意图；
图2为本实用新型实施例中提供的大功率使用场合的FPGA供电电路主控芯片U21电路示意图；
图3为本实用新型实施例中提供的大功率使用场合的FPGA供电电路主控芯片U22电路示意图；
图4为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U23第一部分电路示意图；
图5为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U23第二部分电路示意图；
图6为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U23第三部分电路示意图；
图7为本实用新型实施例中提供的大功率使用场合的FPGA供电电路负载芯片U23第四部分电路示意图。
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
由于现有FPGA供电电路设计相对复杂，占用PCB板的面积较大，对PCB板较小，布局紧张的板子而言，布局压力太大，甚至无法实现。为解决VCC_INT、VCC_BRAM、VCC_MGTAVCC、VCC_MGTVCCAUX、VCC_AUX、VCC_3V3各个部分多种大功率电压供电的麻烦，并且能够实现上电时序的控制，满足上电时序要求，降低硬件设计的复杂程度，减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。本实用新型提供如下具体实施方案。
参见图1、图2、图3、图4、图5、图6和图7，本实用新型实施例提供一种大功率使用场合的FPGA供电电路，包括主控芯片U20、主控芯片U21、主控芯片U22和负载芯片U23；
主控芯片U20配置有第一输入去耦电路、电阻R666、电容C256、电阻R948和第一输出去耦电路；第一输入去耦电路加在主控芯片U20的功率电源输入引脚；电阻R666加在主控芯片U20的反馈引脚；电容C256加在主控芯片U20的输出跟踪和软启动引脚上；电阻R948作为主控芯片U20的隔地电阻；第一输出去耦电路加在主控芯片U20的功率电源输出引脚；
主控芯片U21配置有第二输入去耦电路、电阻R956、电容C878、电阻R954和第二输出去耦电路；第二输入去耦电路加在主控芯片U21的功率电源输入引脚；电阻R956加在主控芯片U21的反馈引脚；电容C878加在主控芯片U21的输出跟踪和软启动引脚上；电阻R954作为主控芯片U21的隔地电阻；第二输出去耦电路加在主控芯片U21的功率电源输出引脚；
主控芯片U22配置有第三输入去耦电路、电阻R959、电容C897、电阻R958和第三输出去耦电路；第三输入去耦电路加在主控芯片U22的功率电源输入引脚；电阻R959加在主控芯片U22的反馈引脚；电容C897加在主控芯片U22的输出跟踪和软启动引脚上；电阻R958作为主控芯片U22的隔地电阻；第三输出去耦电路加在主控芯片U22的功率电源输出引脚；
主控芯片U20、主控芯片U21、主控芯片U22共同为负载芯片U23提供电源支持。
本实施例中，第一输入去耦电路包括去耦电容C232、去耦电容C233、去耦电容C234和去耦电容C235；去耦电容C232、去耦电容C233、去耦电容C234和去耦电容C235相互并联后加在主控芯片U20的功率电源输入引脚；第一输出去耦电路包括去耦电容C824、去耦电容C825、去耦电容C832、去耦电容C826、去耦电容C827、去耦电容C833、去耦电容C828、去耦电容C829、去耦电容C834、去耦电容C830、去耦电容C831和去耦电容C835；去耦电容C824、去耦电容C825、去耦电容C832、去耦电容C826、去耦电容C827和去耦电容C833相互并联后加在主控芯片U20的功率电源输出引脚；去耦电容C828、去耦电容C829、去耦电容C834、去耦电容C830、去耦电容C831和去耦电容C835相互并联后也加在主控芯片U20的功率电源输出引脚。主控芯片U20还配置有电容C259，电容C259预置在主控芯片U20的电流阈值控制及相位补偿引脚。
具体的，主控芯片U20采用SM4644MPY，可以提供四路4A电流，配置灵活，可根据实际需要配置，四通道并联使用，可提供单路16A电流，最大可提供20A峰值电流。
主控芯片U20的外围电路中采用的电子元件及功能如下：
去耦电容C232(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C233(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C234(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C235(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定。
电阻R666(90.9K/1％)：主控芯片U20通道1、通道2、通道3和通道4的反馈引脚FB1、FB2、FB3、FB4(误差放大器的负输入引脚)。在主控芯片U20内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB1、FB2、FB3、FB4和地引脚之间，连接电阻R666(90.9K/1％)，实现通道1、通道2、通道3和通道4电压输出1.0V的要求，最大输出电流可达20A；
电容C256(100nF/16V)：在输出跟踪和软启动引脚上配置一个电容，提供软启动功能；
电容C259(100nF/16V)：预留配置在电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；
电阻R948(0R)：隔地电阻，作为数字地和模拟地隔地设计，保证数字地和模拟地之间互不干扰，提高系统的稳定性和抗干扰能力；
去耦电容C824(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C825(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C832(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C826(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C827(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C833(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C828(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C829(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C834(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C830(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C831(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C835(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
本实施例中，第二输入去耦电路包括去耦电容C881、去耦电容C877、去耦电容C875和去耦电容C880；去耦电容C881、去耦电容C877、去耦电容C875和去耦电容C880相互并联后加在主控芯片U21的功率电源输入引脚；第二输出去耦电路包括去耦电容C869、去耦电容C866、去耦电容C872、去耦电容C867、去耦电容C868、去耦电容C874、去耦电容C870、去耦电容C871、去耦电容C865、去耦电容C863、去耦电容C864和去耦电容C862；去耦电容C869、去耦电容C866、去耦电容C872、去耦电容C867、去耦电容C868、去耦电容C874相互并联后加在主控芯片U21的功率电源输出引脚；去耦电容C870、去耦电容C871、去耦电容C865、去耦电容C863、去耦电容C864和去耦电容C862相互并联后也加在主控芯片U21的功率电源输出引脚。主控芯片U21还配置有电阻R957、电容C882、电阻R955、电容C876；电阻R957、电阻R955分别加在主控芯片U21另外通道的反馈引脚；电容C882、电容C876分别加在主控芯片U21另外通道的输出跟踪和软启动引脚。主控芯片U21还配置有电容C883、电容C873和电容C879；电容C883、电容C873、电容C879分别加在主控芯片U21对应的电流阈值控制及相位补偿引脚。
具体的，主控芯片U21采用SM4644MPY，可以提供四路4A电流，配置灵活，可根据实际需要配置，四通道并联使用，可提供单路16A电流，最大可提供20A峰值电流。
主控芯片U21的外围电路中采用的电子元件及功能如下：
去耦电容C881(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C877(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C875(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C880(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
电阻R956(60.4K/1％)：主控芯片U21的通道1、通道2的反馈引脚FB1、FB2(误差放大器的负输入引脚)。在主控芯片U12内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB1、FB2和地引脚之间，连接电阻R956(60.4K/1％)，实现通道1和通道2电压输出1.2V的要求，最大输出电流可达10A；
电容C878(100nF/16V)：在输出跟踪和软启动引脚上配置一个电容，提供软启动功能；
电阻R957(30.1K/1％)：主控芯片U21的通道3的反馈引脚FB3(误差放大器的负输入引脚)。在主控芯片U21内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB3和地引脚之间，连接电阻R957(30.1K/1％)实现通道3电压输出1.8V的要求，最大输出电流可达5A；
电容C882(100nF/16V)：在输出跟踪和软启动引脚上配置一个电容，提供软启动功能；
电阻R955(13.3K/1％)：主控芯片U21的通道4反馈引脚FB1、FB2(误差放大器的负输入引脚)。在主控芯片U21的内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB4和地引脚之间，连接电阻R955(13.3K/1％)实现通道4电压输出3.3V的要求，最大输出电流可达5A；
电容C876(100nF/16V)：在输出跟踪和软启动引脚上配置一个电容，提供软启动功能；
电容C883(100nF/16V)：预留配置在电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；
电容C873(100nF/16V)：预留配置在电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；
电容C879(100nF/16V)：预留配置在电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；
电阻R954(0R)：隔地电阻，作为数字地和模拟地隔地设计，保证数字地和模拟地之间互不干扰，提高系统的稳定性和抗干扰能力；
去耦电容C869(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C866(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C872(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C867(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C868(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C874(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C870(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C871(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C865(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C863(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C864(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C862(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
本实施例中，第三输入去耦电路包括去耦电容C901、去耦电容C898、去耦电容C896和去耦电容C900；去耦电容C901、去耦电容C898、去耦电容C896和去耦电容C900相互并联后加在主控芯片U22的功率电源输入引脚；第三输出去耦电路包括去耦电容C889、去耦电容C886、去耦电容C894、去耦电容C887、去耦电容C888、去耦电容C895、去耦电容C890、去耦电容C891、去耦电容C884、去耦电容C892、去耦电容C893和去耦电容C885；去耦电容C889、去耦电容C886、去耦电容C894、去耦电容C887、去耦电容C888、去耦电容C895相互并联后加在主控芯片U22的功率电源输出引脚；去耦电容C890、去耦电容C891、去耦电容C884、去耦电容C892、去耦电容C893和去耦电容C885相互并联后也加在主控芯片U22的功率电源输出引脚。主控芯片U22还配置有电容C899，电容C899预置在主控芯片U22的电流阈值控制及相位补偿引脚。
主控芯片U22采用SM4644MPY，可以提供四路4A电流，配置灵活，可根据实际需要配置，四通道并联使用，可提供单路16A电流，最大可提供20A峰值电流。
主控芯片U22的外围电路中采用的电子元件及功能如下：
去耦电容C901(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C898(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C896(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
去耦电容C900(22uF/25V)：作为输入去耦电容，加在功率电源输入引脚，为了保证输入电源的低噪和稳定；
电阻R959(90.9K/1％)：主控芯片U22的通道1、通道2、通道3和通道4反馈引脚FB1、FB2、FB3、FB4(误差放大器的负输入引脚)。在主控芯片U22内部，该引脚通过一个60.4KR电阻连接到该通道的电压输出引脚。通过在FB1、FB2、FB3、FB4和地引脚之间，连接R959(90.9K/1％)实现通道1、通道2、通道3和通道4电压输出1.2V的要求，最大输出电流可达20A；
电容C897(100nF/16V)：在输出跟踪和软启动引脚上配置一个电容，提供软启动功能；
电容C899(100nF/16V)：预留配置在电流阈值控制及相位补偿引脚，内部电流比较器阈值与该电压成比例，器件内部具有补偿，所以该电容预留设计，调试时可根据实际情况调整；
电阻R958(0R)：隔地电阻，作为数字地和模拟地隔地设计，保证数字地和模拟地之间互不干扰，提高系统的稳定性和抗干扰能力；
去耦电容C889(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C886(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C894(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C887(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C888(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C895(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C890(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C891(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C884(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C892(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C893(47uF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
去耦电容C885(100nF/16V)：作为输出去耦电容，加在功率电源输出引脚，为了保证输出电源的低噪和稳定。
综上所述，本实用新型设有主控芯片U20、主控芯片U21、主控芯片U22和负载芯片U23；主控芯片U20配置有第一输入去耦电路、电阻R666、电容C256、电阻R948和第一输出去耦电路；第一输入去耦电路加在主控芯片U20的功率电源输入引脚；电阻R666加在主控芯片U20的反馈引脚；电容C256加在主控芯片U20的输出跟踪和软启动引脚上；电阻R948作为主控芯片U20的隔地电阻；第一输出去耦电路加在主控芯片U20的功率电源输出引脚；主控芯片U21配置有第二输入去耦电路、电阻R956、电容C878、电阻R954和第二输出去耦电路；第二输入去耦电路加在主控芯片U21的功率电源输入引脚；电阻R956加在主控芯片U21的反馈引脚；电容C878加在主控芯片U21的输出跟踪和软启动引脚上；电阻R954作为主控芯片U21的隔地电阻；第二输出去耦电路加在主控芯片U21的功率电源输出引脚；主控芯片U22配置有第三输入去耦电路、电阻R959、电容C897、电阻R958和第三输出去耦电路；第三输入去耦电路加在主控芯片U22的功率电源输入引脚；电阻R959加在主控芯片U22的反馈引脚；电容C897加在主控芯片U22的输出跟踪和软启动引脚上；电阻R958作为主控芯片U22的隔地电阻；第三输出去耦电路加在主控芯片U22的功率电源输出引脚；主控芯片U20、主控芯片U21、主控芯片U22共同为负载芯片U23提供电源支持。本实用新型适合国产FPGA大功率使用场合，采用三颗芯片实现大功率多种电源供电，解决VCC_INT、VCC_BRAM、VCC_MGTAVCC、VCC_MGTVCCAUX、VCC_AUX、VCC_3V3各个部分多种大功率电压供电的麻烦，并且能够实现上电时序的控制，满足上电时序要求，一方面降低硬件设计的复杂程度，另一方面减少占用PCB的面积，降低成本，提高设计的可靠性和系统整体的稳定性。
虽然，上文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。

Claims (8)

1.一种大功率使用场合的FPGA供电电路，其特征在于，包括主控芯片U20、主控芯片U21、主控芯片U22和负载芯片U23；
主控芯片U20配置有第一输入去耦电路、电阻R666、电容C256、电阻R948和第一输出去耦电路；第一输入去耦电路加在主控芯片U20的功率电源输入引脚；电阻R666加在主控芯片U20的反馈引脚；电容C256加在主控芯片U20的输出跟踪和软启动引脚上；电阻R948作为主控芯片U20的隔地电阻；第一输出去耦电路加在主控芯片U20的功率电源输出引脚；
主控芯片U21配置有第二输入去耦电路、电阻R956、电容C878、电阻R954和第二输出去耦电路；第二输入去耦电路加在主控芯片U21的功率电源输入引脚；电阻R956加在主控芯片U21的反馈引脚；电容C878加在主控芯片U21的输出跟踪和软启动引脚上；电阻R954作为主控芯片U21的隔地电阻；第二输出去耦电路加在主控芯片U21的功率电源输出引脚；
主控芯片U22配置有第三输入去耦电路、电阻R959、电容C897、电阻R958和第三输出去耦电路；第三输入去耦电路加在主控芯片U22的功率电源输入引脚；电阻R959加在主控芯片U22的反馈引脚；电容C897加在主控芯片U22的输出跟踪和软启动引脚上；电阻R958作为主控芯片U22的隔地电阻；第三输出去耦电路加在主控芯片U22的功率电源输出引脚；
主控芯片U20、主控芯片U21、主控芯片U22共同为负载芯片U23提供电源支持。
2.根据权利要求1所述的一种大功率使用场合的FPGA供电电路，其特征在于，第一输入去耦电路包括去耦电容C232、去耦电容C233、去耦电容C234和去耦电容C235；
去耦电容C232、去耦电容C233、去耦电容C234和去耦电容C235相互并联后加在主控芯片U20的功率电源输入引脚；
第一输出去耦电路包括去耦电容C824、去耦电容C825、去耦电容C832、去耦电容C826、去耦电容C827、去耦电容C833、去耦电容C828、去耦电容C829、去耦电容C834、去耦电容C830、去耦电容C831和去耦电容C835；
去耦电容C824、去耦电容C825、去耦电容C832、去耦电容C826、去耦电容C827和去耦电容C833相互并联后加在主控芯片U20的功率电源输出引脚；
去耦电容C828、去耦电容C829、去耦电容C834、去耦电容C830、去耦电容C831和去耦电容C835相互并联后也加在主控芯片U20的功率电源输出引脚。
3.根据权利要求2所述的一种大功率使用场合的FPGA供电电路，其特征在于，主控芯片U20还配置有电容C259，电容C259预置在主控芯片U20的电流阈值控制及相位补偿引脚。
4.根据权利要求1所述的一种大功率使用场合的FPGA供电电路，其特征在于，第二输入去耦电路包括去耦电容C881、去耦电容C877、去耦电容C875和去耦电容C880；
去耦电容C881、去耦电容C877、去耦电容C875和去耦电容C880相互并联后加在主控芯片U21的功率电源输入引脚；
第二输出去耦电路包括去耦电容C869、去耦电容C866、去耦电容C872、去耦电容C867、去耦电容C868、去耦电容C874、去耦电容C870、去耦电容C871、去耦电容C865、去耦电容C863、去耦电容C864和去耦电容C862；
去耦电容C869、去耦电容C866、去耦电容C872、去耦电容C867、去耦电容C868、去耦电容C874相互并联后加在主控芯片U21的功率电源输出引脚；
去耦电容C870、去耦电容C871、去耦电容C865、去耦电容C863、去耦电容C864和去耦电容C862相互并联后也加在主控芯片U21的功率电源输出引脚。
5.根据权利要求4所述的一种大功率使用场合的FPGA供电电路，其特征在于，主控芯片U21还配置有电阻R957、电容C882、电阻R955、电容C876；
电阻R957、电阻R955分别加在主控芯片U21另外通道的反馈引脚；
电容C882、电容C876分别加在主控芯片U21另外通道的输出跟踪和软启动引脚。
6.根据权利要求5所述的一种大功率使用场合的FPGA供电电路，其特征在于，主控芯片U21还配置有电容C883、电容C873和电容C879；
电容C883、电容C873、电容C879分别加在主控芯片U21对应的电流阈值控制及相位补偿引脚。
7.根据权利要求1所述的一种大功率使用场合的FPGA供电电路，其特征在于，第三输入去耦电路包括去耦电容C901、去耦电容C898、去耦电容C896和去耦电容C900；
去耦电容C901、去耦电容C898、去耦电容C896和去耦电容C900相互并联后加在主控芯片U22的功率电源输入引脚；
第三输出去耦电路包括去耦电容C889、去耦电容C886、去耦电容C894、去耦电容C887、去耦电容C888、去耦电容C895、去耦电容C890、去耦电容C891、去耦电容C884、去耦电容C892、去耦电容C893和去耦电容C885；
去耦电容C889、去耦电容C886、去耦电容C894、去耦电容C887、去耦电容C888、去耦电容C895相互并联后加在主控芯片U22的功率电源输出引脚；
去耦电容C890、去耦电容C891、去耦电容C884、去耦电容C892、去耦电容C893和去耦电容C885相互并联后也加在主控芯片U22的功率电源输出引脚。
8.根据权利要求7所述的一种大功率使用场合的FPGA供电电路，其特征在于，主控芯片U22还配置有电容C899，电容C899预置在主控芯片U22的电流阈值控制及相位补偿引脚。
CN202221123015.3U 2022-05-11 2022-05-11 一种大功率使用场合的fpga供电电路 Active CN217333341U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221123015.3U CN217333341U (zh) 2022-05-11 2022-05-11 一种大功率使用场合的fpga供电电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221123015.3U CN217333341U (zh) 2022-05-11 2022-05-11 一种大功率使用场合的fpga供电电路

Publications (1)

Publication Number Publication Date
CN217333341U true CN217333341U (zh) 2022-08-30

Family

ID=82949962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221123015.3U Active CN217333341U (zh) 2022-05-11 2022-05-11 一种大功率使用场合的fpga供电电路

Country Status (1)

Country Link
CN (1) CN217333341U (zh)

Similar Documents

Publication Publication Date Title
DE112016000994T5 (de) Ein niedrigstrom-typ-c-empfänger mit hoher leerlaufrausch- und dc-pegel-unterdrückung
CN107179800A (zh) 一种带钳位功能的内部电源产生电路
CN207782663U (zh) 一种恒压恒流模式切换电路
CN109871059A (zh) 一种超低电压ldo电路
CN217333341U (zh) 一种大功率使用场合的fpga供电电路
WO2018161422A1 (zh) 供电电路及供电方法
CN104950976A (zh) 一种基于摆率增强的稳压电路
CN214069905U (zh) 一种多电源芯片控制电路和电子设备
CN217333288U (zh) 一种小功率使用场合的fpga供电电路
CN210518118U (zh) 高压供电电路、芯片及系统
CN201298810Y (zh) 一种芯片电压的上电顺序控制电路
CN108496291A (zh) 法拉电容充电电路及电子设备
CN208890646U (zh) 串联电路、电路板及计算设备
KR20190002680A (ko) 전압 발생 장치 및 반도체 칩
CN209948734U (zh) 自动负载检测电路
CN217282706U (zh) 一种开关电源的双路输出时序控制电路
CN207765958U (zh) 一种低压控制器用高可靠性电源电路
CN110502092A (zh) 供电电路及电子设备
CN212380941U (zh) 过压和浪涌保护电路以及电子设备
CN108733129A (zh) 一种基于改进型负载电流复制结构的ldo
CN110034766A (zh) 一种比较器电路和比较器电路控制方法
CN113126685B (zh) 一种噪声滤波电路及低压差线性稳压器
CN210518267U (zh) 低速率的电平转换电路
CN207926260U (zh) 一种多路供电自动切换电路及电源装置
CN220823036U (zh) 一种栅压漏压时序控制装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant