CN217280761U - 侧墙融合距离条件监测的电学测试结构 - Google Patents
侧墙融合距离条件监测的电学测试结构 Download PDFInfo
- Publication number
- CN217280761U CN217280761U CN202123406487.8U CN202123406487U CN217280761U CN 217280761 U CN217280761 U CN 217280761U CN 202123406487 U CN202123406487 U CN 202123406487U CN 217280761 U CN217280761 U CN 217280761U
- Authority
- CN
- China
- Prior art keywords
- tested
- mandrel
- test
- side wall
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型提供侧墙融合距离条件监测的电学测试结构,包括若干测试单元;所述测试单元包括至少一个测试组;所述测试组包括相邻预设间距的第一待测芯轴和第二待测芯轴、若干鳍;所述第一待测芯轴的左端设置有鳍部切断区,右端设有第一连接结构;所述第二待测芯轴右端设有鳍部切断区,左端设有第二连接结构。本实用新型的电学测试结构易于制备,能够快捷进行电学测试获取电性参数,高效地确定侧墙融合的距离条件;适用于监控Fin制造过程中的Spacer Merge的距离,利于提高工艺监控的效率,为突破侧墙融合技术的现有局限提供了解决方案。
Description
技术领域
本实用新型属于半导体器件测试与设计、制造技术领域,尤其涉及一种获取侧墙融合距离条件监测的电学测试结构。
背景技术
随着大规模集成电路工艺技术的不断发展,电路的集成度不断提高,当工艺技术节点小于28nm之后,出现了传统平面MOS器件因性能急剧退化而被三维鳍式场效应晶体管(FinFET)逐渐替代的趋势。与平面晶体管相比,FinFET一般包括半导体衬底、氧化层和栅极结构,半导体衬底上形成有凸出结构,氧化层覆盖半导体衬底的表面以及凸出结构侧壁的一部分,凸出结构超出氧化层的部分成为FinFET的鳍(Fin),栅极结构横跨在鳍上并覆盖鳍的顶部和侧壁,栅极结构包括栅介质层和位于栅介质层上的栅电极。对于FinFET,鳍的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区,即具有多个栅,有利于增大驱动电流,改善器件性能。
FinFET工艺中极其关键的步骤为Fin的制备,为了增加半导体器件的集成密度,现有技术中采用自对准双重图形技术(SADP,self aligned double patterning)和自对准四重图形技术(SAQP,self aligned quadruple patterning)等工艺方法来制备Fin。当FinFET工艺技术节点进入7纳米以下后,SAQP技术取代了SADP技术,工艺复杂程度也相应的增加了至少一倍。在SAQP技术中,一根Mandrel(芯轴)两侧沉积两个Spacer(侧墙),两个Spacer两侧再沉积四个Spacer,一般情况下最后由此制得四根等间距的Fin。在实际应用中,用户不可避免地需要一些特殊结构的Fin,比如一些非均匀的Fin和特殊的Fin Pitch(Fin间距)。Spacer Merge(侧墙融合)是制备这些特殊结构的Fin的一项关键技术。通过调节两根Mandrel的距离,当两个Spacer1重合时,mandrel之间的Fin消失,就可以制备出特殊pitch(间距)和根数的Fin结构。其中,获得Spacer Merge时的Mandrel距离是这项技术成功的关键。目前,Spacer Merge的距离条件主要是采用光学手段获取,通过观察不同Mandrel距离时Fin的根数来确定Spacer Merge时的距离,这种方法耗费时间很长,而且不能大面积观测,不能对大量样本同步测试。为了获取Spacer Merge的距离条件(即侧墙融合时芯轴的距离),采用现有的方法,整体测试效率受其限制而无法持续优化,工艺监控速度也难以进一步提高。侧墙融合技术的发展也因此产生了明显的局限性。
因此目前十分需要研究一种侧墙融合距离条件监测的电学测试结构,能够适用于通过电学测量获取电性参数以分析得出侧墙融合的距离条件,改变现有依赖光学手段才能获得侧墙融合的距离条件的做法,实现大面积测试,有效的监控芯片不同区域的属性、测试结果准确且全面,以此进一步推动半导体器件测试及制造技术的深入发展及广泛应用。
实用新型内容
本实用新型是为解决上述现有技术的全部或部分问题,本实用新型提供了一种侧墙融合距离条件监测的电学测试结构,适用于通过电学测量获取电性参数以获取侧墙融合的距离条件。
本实用新型提供的一种侧墙融合距离条件监测的电学测试结构,包括若干测试单元;所述测试单元包括至少一个测试组,所述测试组包括相邻预设间距的第一、第二待测芯轴、以及由所述第一待测芯轴、第二待测芯轴制得的若干鳍;所述第一待测芯轴左端设有鳍部切断区,右端设有第一连接结构;所述第二待测芯轴右端设有鳍部切断区,左端设有第二连接结构。当所述电学测试结构含有超过两个测试单元或测试组时,不同所述测试单元的第一、第二待测芯轴之间所述预设间距可以不同;不同所述测试单元中所述测试组的数量可以相同也可以不同。
所述测试组至少有两个;所述第一连接结构和第二连接结构分别将所述第一待测芯轴、所述第二待测芯轴连出,所述测试组并联。通过所述第一连接结构、所述第二连接结构将所述测试组并联能够测量两端的所述第一连接结构与所述第二连接结构之间的电流值,对每个测试单元或每个测试组测量电流值,可以于坐标系中绘制出电流值随不同测试单元或不同测试组的所述预设间距的变化曲线。通过电流值的突变位置来对应确定突变时的所述预设间距的值,以该值作为侧墙融合时相邻芯轴的距离。
所述第一连接结构、第二连接结构包括M0金属层的金属线。
所述第一待测芯轴、所述第二待测芯轴之间均相互平行。即同一所述测试组中所述第一待测芯轴和第二待测芯轴之间相互平行,且和另一测试组的所述第一待测芯轴、第二待测芯轴相平行。相互平行设置的待测芯轴更易于制备、有利于简化工艺、降低消耗在制备测试结构中的资源,优化生产资源配置。
所述电学测试结构还包括基底、将所述基底连出的引出结构;所述测试单元放置在所述基底上,与所述基底电连接。所述测试单元直接置于所述基底上容易制备所述电学测试结构,简化绕线及连接结构的制作。
所述电学测试结构还包括供电电路,所述供电电路分别与所述引出结构、第一连接结构和第二连接结构电连接;所述供电电路包括电压源。
所述电压源与所述引出结构连接,向所述基底提供反偏电压,所述电压源还分别连接所述第一连接结构、第二连接结构,相应分别施加高电压与低电压。所述电学测试结构包括供电电路能够直接进行电学测试获取电性参数进行分析得出结果,无须依赖外部电路的设置、简化了电路连接结构及测试操作,直接启动所述电压源即可通电测试,快捷方便、测试操作一体化进行、效率更高、利于降低多环节实施导致的操作偏差。
与现有技术相比,本实用新型的主要有益效果:
本实用新型的一种侧墙融合距离条件监测的电学测试结构,构造简单,易于制备,能够方便快捷进行电学测试获取电性参数,通过电性参数的分析能高效且精准地确定侧墙融合的距离条件,能够在大面积范围内完成多样本测试。适用于在FinFET工艺中监控Fin制造过程中的Spacer Merge的距离,可以提高工艺监控的效率及新技术开发的速度,缩短产品成熟周期,加快产品上市速度;极有利于突破现有侧墙融合技术中存在的局限,进一步推动半导体测试及制造技术深层次高速发展。
附图说明
图1为本实用新型实施例一的测试单元意图。
图2为本实用新型实施例一的测试组示意图。
图3为本实用新型实施例一的电流与预设间距关系示意图。
图4为本实用新型实施例二的测试单元示意图。
图5为本实用新型实施例二的电阻与预设间距关系示意图。
图6为本实用新型实施例三的晶圆、芯片及电学测试结构相对关系示意图。
图7为本实用新型实施例三的位置选放方法过程示意图。
图8为本实用新型实施例三的电学测试结构放置位置选取示意图。
具体实施方式
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。附图中,相同结构或功能的部分利用相同的附图标记来标记,出于显示清楚的原因必要时并不是所有示出的部分在全部附图中用所属的附图标记来标记。
实施例一
本实用新型实施例一中,结合参考图1和图2所示,示例的侧墙融合的距离条件电学测试结构,包括基底、将基底连出的引出结构bodyPin、与基底电连接的多个测试单元。图1示例的测试单元是直接设置在基底上的。为了便于结合附图说明,以每个测试单元包括两个测试组作为示例。在实际应用中电学测试结构根据工艺设计或版图设计规则可以设置多个测试单元或者仅一个测试单元,测试单元中也可以有更多或只有一个测试组,这里并不限定。在本实施例中分别将测试组两端连出的第一连接结构、第二连接结构是呈梳状的引脚combPin1和combPin2,包括位于M0金属层的若干金属线。为了简化附图第一连接结构、第二连接结构以整条矩形M0图形作为示意,并不限定第一连接结构和第二连接结构的实际形状。示例的测试组,如图2所示,包括相邻预设间距Mandrel Space的两根待测芯轴Mandrel(即第一待测芯轴和第二待测芯轴)、由待测芯轴Mandrel制得的若干鳍Fin。附图示意的由待测芯轴Mandrel制得的若干鳍Fin包括待测芯轴Mandrel两侧的鳍Fin和之间的鳍Fin,但并不限定实际应用中所有鳍Fin的位置。示例的两个测试单元的预设间距Mandrel Space是不同的值。待测芯轴Mandrel之间是相互平行的,同一测试组的两根待测芯轴Mandrel之间相互平行,在本实施例中不同测试组的待测芯轴Mandrel之间相互平行,且不同测试单元的待测芯轴Mandrel之间也相互平行。测试组的两端即为待测芯轴Mandrel延伸方向上的两端,对照附图2的观察视角分别是待测芯轴Mandrel的左端和右端。在本实施例中第一待测芯轴Mandrel的左端设置有鳍部切断区Fin Cut;另一根待测芯轴Mandrel即第二待测芯轴的右端设置有鳍部切断区Fin Cut。
本实施例中,同一测试组中,鳍部切断区Fin Cut分别设置在每根待测芯轴Mandrel的不同端;相应的通过第一连接结构、第二连接结构(示例的引脚combPin1和combPin2)将一个测试单元的全部测试组并联。本实施例的电学测试结构还包括供电电路(未图示),供电电路分别与引出结构bodyPin、第一连接结构combPin1和第二连接结构combPin2电连接。示例供电电路包括电压源,电压源与引出结构bodyPin连接,向基底提供反偏电压。示例的引出结构bodyPin也是位于M0金属层的金属线。电压源还分别连接测试组两端的第一连接结构和第二连接结构,即引脚combPin1和combPin2相应分别施加高电压与低电压。分别测量每个测试单元引脚combPin1和combPin2之间的电流大小。示例的做法中在坐标系中绘制出测试得到的电流值随不同测试单元的预设间距的变化曲线。如图3所示,若测量的电流值发生突变时,即待测芯轴Mandrel之间的所有鳍Fin完全消失,则该测试单元所对应的预设间距Mandrel Space就是Spacer Merge完成发生的距离,由此即获得侧墙融合距离条件。
实施例二
如图4所示,实施例二与实施例一的区别主要在于,示例的第一连接结构、第二连接结构与实施例一不同的是呈蛇形布局的引脚snakePin1和snakePin2。为了简化附图,在图4中同样以M0金属层的条状金属线示意。分别测量每个测试单元引脚snakePin1和snakePin2之间的电阻大小,同样可以在坐标系内绘制曲线,如图5所示,以电阻值突变位置对应的预设间距的值作为侧墙融合时相邻待测芯轴Mandrel的距离。
实施例三
如图6所示,示例的圆形晶圆上有多个矩形测试芯片c,需要在测试芯片c上放置如实施例一或二示例的电学测试结构s。示例放置的电学测试结构s都是结构相同的电学测试结构。本实例的位置选放方法如图7所示,采用LIoyd算法对位置进行聚类选择,具体步骤为:S1.确定长度为L、宽度为W的待测芯片所需放置测试结构的数量记为n;S2.在待测芯片中随机选择n个种子点作为待聚合的类的中心点,n个种子点的坐标记为(x0,1,y0,1),(x0,2,y0,2)……(x0,n,y0,n);S3.在待测芯片上均匀取点,取点间隔记为d;待测芯片共分为(L×W)/(d2)个点;S4.计算每个点到n个种子的距离,把每个点分配到最近邻的种子点上,进行聚类;S5.用每个聚类的中心点作为新种子,新坐标记为(x1,1,y1,1),(x1,2,y1,2)……(x1,n,y1,n);S6.重复m次步骤S2至S5后的种子坐标为(xm,1,ym,1),(xm,2,ym,2)···(xm,n,ym,n),直到,停止重复,最终得到的种子坐标即选放测试结构的位置点。长度L、宽度W根据实际生产中的待测芯片相应测量获得。示例的步骤S3中,取点间隔d根据测试结构的尺寸进行确定。示例的情况中,20µm×20µm的测试结构s,d可以取20µm。示例的一个具体做法中对选取放置五个与七个电学测试结构的位置进行示例如图8所示。
本实用新型为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法,不应以其可能的中文翻译或具体字母来限定本实用新型的保护范围。还需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。以上实施例的说明只是用于帮助理解本实用新型的核心思想。对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以对本实用新型进行若干改进和修饰,这些改进和修饰也落入本实用新型权利要求保护的范围内。
Claims (7)
1.侧墙融合距离条件监测的电学测试结构,其特征在于:包括若干测试单元;
所述测试单元包括至少一个测试组,所述测试组包括相邻预设间距的第一、第二待测芯轴、以及由所述第一、第二测芯轴制得的若干鳍;所述第一待测芯轴左端设有鳍部切断区,右端设有第一连接结构;所述第二待测芯轴右端设有鳍部切断区,左端设有第二连接结构。
2.根据权利要求1所述的侧墙融合距离条件监测的电学测试结构,其特征在于:所述测试组至少有两个;所述第一连接结构和所述第二连接结构相应分别将所述第一待测芯轴、所述第二待测芯轴连出,所述测试组并联或串联。
3.根据权利要求1所述的侧墙融合距离条件监测的电学测试结构,其特征在于:所述第一连接结构、第二连接结构包括M0金属层的金属线。
4.根据权利要求1所述的侧墙融合距离条件监测的电学测试结构,其特征在于:所述第一待测芯轴、所述第二待测芯轴之间均相互平行。
5.根据权利要求1-4任一项所述的侧墙融合距离条件监测的电学测试结构,其特征在于:所述电学测试结构还包括基底、将所述基底连出的引出结构;所述测试单元放置在所述基底上,与所述基底电连接。
6.根据权利要求5所述的侧墙融合距离条件监测的电学测试结构,其特征在于:还包括供电电路,所述供电电路分别与所述引出结构、所述第一连接结构和所述第二连接结构电连接;所述供电电路包括电压源。
7.根据权利要求6所述的侧墙融合距离条件监测的电学测试结构,其特征在于:所述电压源与所述引出结构连接,向所述基底提供反偏电压,所述电压源还分别连接所述第一连接结构、第二连接结构,相应分别施加高电压与低电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123406487.8U CN217280761U (zh) | 2021-12-31 | 2021-12-31 | 侧墙融合距离条件监测的电学测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123406487.8U CN217280761U (zh) | 2021-12-31 | 2021-12-31 | 侧墙融合距离条件监测的电学测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217280761U true CN217280761U (zh) | 2022-08-23 |
Family
ID=82890694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123406487.8U Active CN217280761U (zh) | 2021-12-31 | 2021-12-31 | 侧墙融合距离条件监测的电学测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217280761U (zh) |
-
2021
- 2021-12-31 CN CN202123406487.8U patent/CN217280761U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5638645B2 (ja) | 高電圧垂直トランジスタで集積された検知トランジスタ | |
CN104051345B (zh) | 间距减半集成电路工艺及通过该工艺制成的集成电路结构 | |
US11803682B2 (en) | Semiconductor device including standard cell having split portions | |
DE102015121563A1 (de) | Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements | |
TW202109841A (zh) | 3d邏輯與記憶體之同軸接觸窗 | |
TW201830664A (zh) | 半導體元件 | |
TW202218172A (zh) | 具有測試結構的半導體裝置及其製備方法 | |
CN217280761U (zh) | 侧墙融合距离条件监测的电学测试结构 | |
US3758943A (en) | Method for manufacturing semiconductor device | |
CN114373737A (zh) | 侧墙融合距离条件监测的电学测试结构及其位置选放方法 | |
CN105280693A (zh) | 半导体装置 | |
CN112466885B (zh) | 三维存储器及其制作方法 | |
CN111106093A (zh) | 一种接触电阻率和沟道迁移率的测试结构和测试方法 | |
CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
DE102009016560B4 (de) | Integrierte Schaltung mit Kondensator, Chip mit derselben und Verfahren zum Herstellen des Kondensators | |
US20220077059A1 (en) | Interconnect structure in semiconductor device and method of forming the same | |
CN112531018A (zh) | 新型igbt功率半导体器件 | |
CN218849422U (zh) | 一种FinFET工艺中监控Fin残留的电学检测结构 | |
CN112582404A (zh) | 半导体结构及其制造方法 | |
CN219626659U (zh) | 用于评价集成电路介质隔离性能的测试结构及晶圆 | |
CN110634879B (zh) | 半导体器件的形成方法 | |
CN114975620B (zh) | 低输入电容的沟槽型igbt器件及制备方法 | |
CN211350637U (zh) | 应用于FinFET工艺中监控EPI的测试结构 | |
CN118380415A (zh) | 监控超结器件深沟槽内外延浓度的图形及方法 | |
CN216719940U (zh) | 一种用于FinFET工艺中监测Fin间距飘移的电学测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220829 Address after: Building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area Free Trade Pilot Zone, Shanghai 200122 Patentee after: Guangliwei (Shanghai) Technology Co.,Ltd. Address before: 310012 building F1, 15 / F, building a, Paradise Software Park, 3 xidoumen Road, Xihu District, Hangzhou City, Zhejiang Province Patentee before: Hangzhou Guangli Microelectronics Co.,Ltd. |