CN217239456U - 静电放电保护器件以及电子电路 - Google Patents

静电放电保护器件以及电子电路 Download PDF

Info

Publication number
CN217239456U
CN217239456U CN202220234104.9U CN202220234104U CN217239456U CN 217239456 U CN217239456 U CN 217239456U CN 202220234104 U CN202220234104 U CN 202220234104U CN 217239456 U CN217239456 U CN 217239456U
Authority
CN
China
Prior art keywords
circuit
node
coupled
clipping
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220234104.9U
Other languages
English (en)
Inventor
F·塔耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Application granted granted Critical
Publication of CN217239456U publication Critical patent/CN217239456U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例涉及静电放电保护器件以及电子电路。一种静电放电保护器件，其特征在于，包括：第一限幅电路，耦合在第一节点和第二节点之间；第二有源限幅电路，包括金属氧化物半导体场效应晶体管；以及第一电阻器，与第二有源限幅电路串联耦合，其中第二有源限幅电路和第一电阻器耦合在第一节点和第二节点之间。利用本公开的实施例有利地形成能够承受显著电流峰值同时具有低限幅阈值的ESD保护器件。

Description

静电放电保护器件以及电子电路
技术领域
本公开总体上涉及电子器件，更具体地，涉及针对静电放电进行保护的电子器件。
背景技术
已知防护和防止静电放电或ESD保护的不同器件。
实用新型内容
本公开的目的是提供一种静电放电保护器件，以至少部分地解决现有技术中存在的问题。
本公开的一方面提供一种静电放电保护器件，包括：第一限幅电路，耦合在第一节点和第二节点之间；第二有源限幅电路，包括金属氧化物半导体场效应晶体管；以及第一电阻器，与第二有源限幅电路串联耦合，其中第二有源限幅电路和第一电阻器耦合在第一节点和第二节点之间。
根据一个或多个实施例，其中第二有源限幅电路和第一电阻器通过器件的输出节点彼此耦合。
根据一个或多个实施例，其中金属氧化物半导体场效应晶体管是N沟道晶体管。
根据一个或多个实施例，其中第二有源限幅电路具有小于1欧姆的导通状态电阻。
根据一个或多个实施例，其中第一电阻器具有小于100欧姆的值。
根据一个或多个实施例，其中第一限幅电路包括双极晶体管。
根据一个或多个实施例，其中双极晶体管是NPN型晶体管。
根据一个或多个实施例，其中第一限幅电路包括耦合在双极晶体管的控制端子与第二节点之间的第二电阻器。
根据一个或多个实施例，其中第二电阻器具有小于1欧姆的值。
根据一个或多个实施例，其中第一限幅电路的第一限幅阈值大于第二有源限幅电路的第二限幅阈值。
本公开的又一方面提供了一种电子电路，包括：一个或多个静电放电保护器件，各自包括：第一限幅电路，耦合在第一节点和第二节点之间；第二有源限幅电路，包括金属氧化物半导体场效应晶体管；以及第一电阻器，与第二有源限幅电路串联耦合，其中第二有源限幅电路和第一电阻器耦合在第一节点和第二节点之间；以及一个或多个受保护的器件，每个受保护的器件耦合到静电放电保护器件中的相应静电放电保护器件。
根据一个或多个实施例，其中至少两个静电放电保护器件包括相应的第一限幅电路并且共享第二有源限幅电路。
根据一个或多个实施例，其中第二有源限幅电路和第一电阻器通过相应静电放电保护器件的输出节点彼此耦合。
根据一个或多个实施例，其中输出节点通过二极管耦合到第二有源限幅电路的端子。
根据一个或多个实施例，其中静电放电保护器件中的一个静电放电保护器件的输出节点耦合到两个第二有源限幅电路，第二有源限幅电路中的一个第二有源限幅电路与至少另一静电放电保护器件共享。
根据一个或多个实施例，其中金属氧化物半导体场效应晶体管是N沟道晶体管。
根据一个或多个实施例，其中第二有源限幅电路具有小于1欧姆的导通状态电阻。
根据一个或多个实施例，其中第一电阻器具有小于100欧姆的值。
根据一个或多个实施例，其中第一限幅电路包括双极晶体管。
根据一个或多个实施例，其中第一限幅电路的第一限幅阈值大于第二有源限幅电路的第二限幅阈值。
利用本公开的实施例有利地形成能够承受显著电流峰值同时具有低限幅阈值的ESD保护器件。
附图说明
前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
图1示出了ESD保护器件的实施例；
图2示出了图1的实施例的等效电路；
图3示出了图1的实施例的应用示例；以及
图4示出了图1的实施例的应用的另一示例。
具体实施方式
在各个附图中，相同的特征由相同的附图标记表示。特别地，在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构，尺寸和材料特性。
为了清楚起见，仅示出和详细描述了对理解本文所述的实施例有用的步骤和元件。
除非另有说明，当提及连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，并且当提及连接在一起的两个元件时，这表示这两个元件可以被连接或者它们可以经由一个或多个其它元件被耦合。
在以下公开中，除非另有说明，当提及绝对位置限定词时，例如术语“前”，“后”，“顶”，“底”，“左”，“右”等，或提及相对位置限定词时，例如术语“上方”，“下方”，“上部”，“下部”等，或提及取向限定词时，例如“水平”，“竖直”等，是指图中所示的取向。
除非另有说明，表述“约”，“大约”，“基本上”和“在…量级”表示在10％以内，优选在5％以内。
图1示出了ESD保护器件10的实施例。器件10位于两个节点12和14与施加参考电压(优选地接地GND)的轨或节点18之间。器件10保护未示出的电路免受静电放电的影响。关于该保护的器件10的性能根据各种标准来测量，其中包括所谓的人体模型标准。
电压V1施加到节点12，并且电压V2施加到节点14。器件10位于电子电路中，以保护耦合在节点14一侧上的电路组件免受例如出现在节点12上的放电，或者保护耦合在节点12一侧上的组件或连接器免受例如出现在节点14上的放电。
器件10包括第一限幅电路16。电路16耦合(优选地连接)在节点12和节点18之间。换句话说，电路16的一端耦合(优选地连接)到节点12，而电路16的另一端耦合(优选地连接)到节点18。
器件10包括耦合(优选地连接)在节点14和节点18之间的第二限幅电路20。换句话说，电路20的一端耦合(优选地连接)到节点14，而电路20的另一端耦合(优选地连接)到节点18。器件20是有源器件，即，器件20包括至少一个有源元件。器件10还包括耦合在节点12和14之间的电阻器22。换句话说，电阻22的端子耦合(优选地连接)到节点12，并且电阻22的另一端耦合(优选地连接)到节点14。
限幅电路是指旨在抑制过电压的电路，即包括两个端子并且能够处于接通状态或关断状态的电路。当电路处于接通状态时，电流可以在两个端子之间流动。当电路处于关断状态时，电流不能在两个端子之间流动。限幅电路的状态取决于在两个端子之间的电压。因此，如果在两个端子之间的电压小于限幅阈值，则电路处于关断状态。如果两个端子之间的电压大于限幅阈值，则电路处于接通状态。
优选地，两个端子中的一个端子耦合到(优选地连接)到施加参考电压的节点，例如接地。在这种情况下，限幅电路的状态取决于另一端子上的电压。因此，如果另一端子上的电压小于限幅阈值，则电路处于关断状态。如果另一端子上的电压大于限幅阈值，则电路处于接通状态。当另一节点上的电压达到阈值时，例如在静电放电期间，能量(更准确地说是电流)可以被放电到接地中。
电路16是限幅电路，其具有限幅阈值大于电路20的限幅阈值。例如，电路16具有的限幅阈值大于电路20的限幅阈值的两倍。例如，电路16具有大于5V的限幅阈值，例如基本上等于7.5。例如，电路20具有小于5V的阈值，例如基本上等于2.5V。
此外，电路16例如被配置为承受至少等于3A的电流。换言之，电路16例如被配置成使得至少3A的电流可以穿过它而不损坏它。更一般地，电路16例如被配置为承受数安培的瞬时放电电流。根据人体模型标准，以安培为单位的瞬时电流是Vzap/1500的量级，其中Vzap是以伏特为单位的放电电压。
电路16包括例如晶体管24。晶体管24优选为双极晶体管，例如NPN型晶体管。晶体管24耦合(优选地连接)在节点12和18之间。优选地，晶体管24的导电端子，优选地晶体管24的集电极，被耦合(优选地连接)到节点12，并且晶体管24的另一导电端子，优选地晶体管24的发射极，被耦合(优选地连接)到节点18。电路16例如包括耦合在晶体管24的控制端(例如基极)和节点18之间的电阻器26。换句话说，电阻器26的端子耦合(优选地连接)到晶体管24的基极，而电阻器26的另一端子耦合(优选地连接)到节点18。优选地，电路16包括二极管，其阴极耦合(优选地连接)到节点12，并且其阳极耦合(优选地连接)到节点18。二极管例如是晶体管24的本征二极管。
电路20包括金属氧化物半导体场效应晶体管28或MOSFET晶体管。电路20例如仅包括晶体管28。晶体管28优选为N沟道MOSFET晶体管。晶体管耦合(优选地连接)在节点14和节点18之间。换句话说，晶体管28的导电端子(例如漏极)耦合(优选地连接)到节点14，并且晶体管28的另一导电端子(例如源极)耦合(优选地连接)到节点18。晶体管28是受控晶体管，即，在栅极上具有由电路(未示出，例如电路10外部的电路)控制的电位的晶体管，使得在检测到节点12和节点18之间的正过电压的情况下，栅极电位增加以将晶体管28设置为接通状态。换句话说，晶体管28的栅极在器件10的操作期间不受固定或恒定电势控制。晶体管28的栅极不耦合到在器件10的操作期间其上具有固定或恒定电势的节点。
在正放电期间，例如在节点12上，放电的大部分能量通过电路16传输，电路16在节点12和节点18(例如接地)之间传导电流。例如，在晶体管24是NPN晶体管的情况下，它以集电极－发射极击穿模式操作。然而，在电路16的电平处，即在节点12上的电势保持太高，这是因为在不以有问题的方式增加电路的表面面积的情况下不能减小限幅阈值。电路20将该电势降低到不会有损坏耦合到节点14的器件的风险的值。通过电路20传输的能量远低于通过电路16传输的能量。
在负放电期间，放电穿过电路16，更具体地，穿过电路16的二极管。
图2示出了图1的实施例在放电期间的等效电路。特别地，图2示出了当电流峰值出现在节点12的一侧时，即当限幅电路处于接通状态时，与图1的器件10等效的电路。
等效电路包括与图1的器件10的元件相同的元件将不再详细描述。
等效电路与图1的器件的不同之处在于，每个限幅电路16，20被等效电路代替，即，具有相同特性的电路，优选地具有相同的特性。更准确地说，每个限幅器由串联的电阻器和电压源代替，该电阻器对应于导通状态电阻，并且电压源的值对应于限幅电路的阈值。
因此，在等效表示中，电路16包括与节点12和18之间的电压源32串联的电阻器30。换句话说，电路16表现为包括源32的电路，源32通过第一端子耦合(优选地连接)到节点18，并且通过第二端子耦合(优选地连接)到电阻器30的第一端子，电阻器30的第二端子耦合(优选地连接)到节点12。电路16例如被选择为具有小于5欧姆，优选地小于1欧姆，例如小于500毫欧姆，例如基本上等于100毫欧姆的导通状态电阻。电路16例如被选择为具有与等效电路中的电压源32传递的电压值相对应的限幅阈值，该限幅阈值大于5V，例如基本上等于7.5V。
类似地，在等效表示中，电路20因此包括与节点14和18之间的电压源36串联的电阻器34。换句话说，电路20表现为包括源36的电路，源36通过第一端子耦合(优选地连接)到节点18，并且通过第二端子耦合(优选地连接)到电阻器34的第一端子，电阻器34的第二端子耦合(优选地连接)到节点14。电路20例如被选择为具有小于5欧姆，优选地小于1欧姆，例如基本上等于1欧姆的导通状态电阻。电路20例如被选择为具有与等效电路中的电压源36传递的电压值相对应的限幅阈值，该限幅阈值大于5V，例如基本上等于2.5V。
当例如在节点12上出现电流峰值时，电路16进入接通状态，并且部分能量经由电路16放电到接地中。类似地，电路20进入接通状态。然后，该器件像图2的等效电路那样工作。
电阻器22和34形成能够获得节点14上的电压小于节点12上的电压的分压器。因此，限幅电路20不需要被配置为承受与电路16中一样高的电压和电流。
器件10的限幅电压取决于限幅电路16和20的固有阈值以及器件10的电阻器的值。器件10的限幅电压小于电路16的阈值，即位于节点12一侧的限幅电路的阈值。器件10的限幅电压大于电路20的阈值，即位于节点14一侧的限幅电路的阈值。
放电期间器件10的限幅电压由以下等式确定：
[数学式1]
Figure BDA0003493441900000071
其中VOUT是器件10的限幅阈值的值，S2是器件20的阈值，即电压源36(图2)的值，R2是器件20的导通状态电阻，即电阻器34(图2)的值，以及R3是电阻器22的值。
电阻器22优选地具有相对低的值，以避免在正常操作模式中引起过高的能量损耗，即，当限幅电路处于关断状态时，换言之，当产品内部的，耦合到节点14的电路在产品的正常操作期间旁路相当大的电流(通常朝向地电位)时。显著的电压降将干扰电路的操作。优选地，电阻器22具有小于100欧姆的值，优选地在10欧姆到30欧姆的范围内，优选地基本上等于20欧姆。
作为变体，晶体管24和电阻器26可以用另一个限幅电路代替，该限幅电路能够承受大于3A的电流并且具有小于5欧姆，优选地小于1欧姆，例如小于500微欧姆，例如基本上等于100微欧姆的接通电阻，以及大于电路20的阈值的限幅阈值，例如大于5V，例如基本上等于7.5V。
可以选择只使用诸如电路16的限幅电路。然而，这种限幅电路不能获得足够低的限幅阈值。这种电路的限幅阈值大于5V，通常大于7V。这种电路不适于保护能够被3V或小于3V量级的电压损坏的部件。
可以选择只使用诸如电路20的限幅电路。然而，可由这种电路释放到接地中的能量取决于晶体管28的尺寸。为了能够承受这种高电流峰值同时具有相对低的限幅阈值，即，例如，低于5V，晶体管28的尺寸应该是显著的，例如，沟道宽度大于1000μm，例如，大于10000μm，这导致表面积的较大损失。此外，这种晶体管包括显著的泄漏，这不利地影响产品的性能，特别是通过增加其空闲功耗。
前述实施例的优点在于，它们能够形成能够承受显著电流峰值同时具有低限幅阈值的ESD保护器件。此外，ESD保护器件的表面积有利地小，特别是与仅包括晶体管28的器件相比，因为图1的实施例的晶体管28仅必须承受在电流峰值期间产生的电流的一小部分。
所述实施例的另一优点在于，与通常的保护器件相比，特别是与仅包括诸如电路20的限幅电路的器件相比，该器件的漏电流较低。
图3示出了图1的实施例的应用示例。图3示出了电子电路50。
电路50包括三个端子52，54，56，每个端子由框表示。端子52例如对应于时钟输入，即接收时钟信号，或接收写控制信号的输入。端子54对应于接收和传输数据(例如二进制数据)的输入/输出。端子56例如是电源端子，即接收电路50的电源电压的输入。更一般地，电路50可以具有任何数量的端子。
电路50优选地包括ESD保护器件，其对于每个端子具有类似于图1的器件的操作。因此，在图3的示例中，设备50包括三个器件10a，10b和10c。端子52耦合到(优选地连接到)器件10a，端子54耦合到(优选地连接到)器件10b，且端子56耦合到(优选地连接到)器件10c。优选地，至少某些器件10共享同一电路20。在图3的例子中，电路10都共享相同的电路20。
更准确地说，器件10a包括电路16a，电阻器22a和电路20。电路16a耦合(优选地连接)在端子52和节点18之间。电路16a包括晶体管24a和电阻器26a。与图1的晶体管24类似，晶体管24a优选为双极晶体管，例如NPN型晶体管。晶体管24a耦合(优选地连接)在端子52和节点18之间。优选地，晶体管24a的导电端子，优选地晶体管24a的集电极端子，耦合到(优选地连接)到端子52，并且晶体管24a的另一导电端子，优选地晶体管24a的发射极端子，耦合到(优选地连接)到节点18。电阻器26a优选地耦合在晶体管24a的控制端子(例如，基极)与节点18之间。换句话说，电阻器26a的一端耦合(优选地连接)到晶体管24a的基极，而电阻器26a的另一端耦合(优选地连接)到节点18。
电路10a的电阻器22a耦合(优选地连接)在端子52和器件10a的输出节点14a之间。换句话说，电阻器22a的端子耦合到(优选地连接到)端子52，并且电阻器22a的另一端子耦合到(优选地连接到)节点14a。
节点14a例如耦合到由电路10保护的电路50的其它元件。节点14a还耦合到器件10共用的电路20的端子。节点14a优选地通过二极管62a耦合到电路20的端子。二极管62a的阴极耦合(优选地连接)到对应于电路20的端子的节点60。二极管62a的阳极耦合(优选地连接)到节点14a。
类似地，器件10b包括以相同方式耦合的电阻器22b，晶体管24b，电阻器26b，电路20和二极管62b。因此，电阻器22b耦合在端子54与器件10b的输出节点14b之间。晶体管24b通过其导电端子耦合在端子54和节点18之间。电阻器26b耦合在控制端子(即晶体管24b的基极)与节点18之间。节点14b通过二极管62b耦合到节点60。二极管62b的阳极耦合(优选地连接)到节点14b，而二极管62b的阴极耦合(优选地连接)到电路20的端子。
端子54例如通过二极管64耦合(优选地连接)到节点60。二极管64的阳极耦合(优选地连接)到端子54，二极管64的阴极耦合(优选地连接)到节点60。因此，二极管64与二极管62b和电阻器22b并联耦合。二极管64能够保护端子54免受过电压。
端子，即图3的示例中的端子54，可以例如通过电阻组件66耦合到节点18，该电阻组件66具有可以变化的总电阻。组件66例如包括电阻器R1、R2、RN的串联关联件以及开关Int1、Int2、Intn(例如晶体管，例如N沟道MOS晶体管)的多个串联关联件。在每个关联件中，电阻器的一个端子例如耦合到(优选地连接)到端子54，电阻器的另一个端子耦合到(优选地连接)到开关的一个端子，并且开关的另一个端子耦合到(优选地连接)到节点18。开关由电路68控制。电路68与开关Int1、Int2、Intn的控制端子耦合(优选地连接)。电路68提供开关控制信号。
类似地，器件10c包括以相同方式耦合的电阻器22c、晶体管24c、电阻器26c和电路20。因此，电阻器耦合在端子56与器件10c的输出节点14c之间。晶体管24c通过其导电端子耦合在端子56和节点18之间。电阻器26c耦合在晶体管24c的控制端子(即，基极)与节点18之间。节点14c耦合到(优选地连接)到节点60。优选地，节点14c，即耦合到电源端子的器件10c的输出节点，不通过二极管耦合到节点60。
二极管62的存在有利地使器件10具有公共电路20。实际上，端子的一个端子上的电流峰值的存在改变了节点14c上的电压，但不影响其它节点14。换句话说，二极管62a，62b能够使电路20(在图3中示出为器件10c的一部分)由器件10a或10b(输入或输入输出)共享。因此，器件10a形成诸如图1的器件的器件，其中图1的电路20被图3的二极管62a和电路20代替。类似地，在器件10b的情况下，图1的电路20被图3的二极管62b和电路20代替。二极管62a和62b还能够避免在正常操作中在器件10a、10b和10c之间的电冲突，在电路的正常操作中器件10a、10b和10c的输入处的最大电压小于或等于耦合到节点60的负载的电源电压。
例如，至少一些器件10(例如所有器件10)是相同的，即电阻器22a、22b、22c，晶体管24a、24b、24c和电阻器26a、26b、26c彼此相同。类似地，二极管62a、62b例如彼此相同。作为变体，至少某些器件10可以具有不同的特性。
图4示出了图1的实施例的应用的另一示例。图4示出了电子电路70。
电路70包括与电路50相同的元件。特别地，电路70包括端子52，54，56。此外，电路70包括器件10a，10b，10c。
器件70与器件50的不同之处尤其一方面在于器件10a、10b，并且另一方面在于器件10c包括不同的电路20。
更精确地，器件10a耦合到(优选地连接)到端子52。如前所述，器件10a包括电路16、电阻器22a和二极管62a。电路16a耦合(优选地连接)在端子52和节点18之间。电路16a包括晶体管24a和电阻器26a。晶体管24a优选为双极晶体管，例如NPN型晶体管。晶体管24a耦合(优选地连接)在端子52和节点18之间。优选地，晶体管24a的导电端子，优选地晶体管24a的集电极，被耦合(优选地连接)到端子52，并且晶体管24a的另一导电端子，优选地晶体管24a的发射极，被耦合(优选地连接)到节点18。电阻器26a优选地耦合在晶体管24a的控制端子(例如，基极)与节点18之间。换句话说，电阻器26a的一端耦合(优选地连接)到晶体管24a的基极，而电阻器26a的另一端耦合(优选地连接)到节点18。
电路10a的电阻器22a耦合(优选地连接)在端子52和器件10a的输出节点14a之间。换句话说，电阻器22a的一端耦合到(优选地连接到)端子52，且电阻器22a的另一端耦合到(优选地连接到)节点14a。
节点14a例如耦合到由电路10保护的电路70的其它元件。节点14a还耦合到器件10a和10b共用的电路20－1的端子。节点14a优选地通过二极管62a耦合到电路20－1的端子。二极管62a的阴极耦合(优选地连接)到节点76。二极管62a的阳极耦合(优选地连接)到节点14a。电路20－1的另一端子耦合(优选地连接)到节点18。
器件10b包括类似于器件10a的元件耦合的晶体管24b，电阻器26b、22b和二极管62b。二极管62b的阴极因此耦合(优选地连接)到节点76。
端子54例如通过电阻器80耦合到前述电阻元件66。更确切地说，电阻器80的一个端子耦合到(优选地连接到)端子54，且电阻器80的另一个端子耦合到(优选地连接到)节点74。节点74优选地通过二极管78耦合到对应于电路20－1的端子的节点76。二极管78的阴极耦合(优选地连接)到节点76，二极管78的阳极耦合(优选地连接)到节点74。
端子56耦合到器件10c。器件10c包括分别耦合在一起的晶体管24c和电阻器22c和26c，就像晶体管24a和电阻器22a和26a一样。器件10c的输出节点14c通过二极管82耦合到节点76。更准确地说，二极管82的阴极耦合(优选地连接)到节点76，而二极管82的阳极耦合(优选地连接)到节点14c。此外，节点14c耦合到(优选地连接到)电路20－2的一端，电路20－2的另一端耦合到(优选地连接到)节点18。
器件10c，即ESD保护器件耦合到其端子中的一个端子(优选地，电源端子)，器件10c包括两个电路，例如图1的电路20。优选地，电路20－2的限幅阈值低于电路20－1的阈值。
图4的实施例使器件70能够承受器件10a和10b的端子52，54的电平高于电源电压的电压。二极管82能够避免电流从节点76返回到电源电压，即节点14c。这在通过集成电路间(I2C)串行总线操作的电路的情况下是有利的，其中线串行数据(SDA)(例如端子54)和/或串行时钟(SCL)(例如端子52)的电平处的电压可能大于电路的电源电压。二极管82将节点76的电压充电到端子56的电势值，即其上提供有电源电压的端子减去电压82的阈值(通常为600mV)，同时避免电流76返回到电源电压。节点76的电荷通过屏蔽漏电流和电路20－1的寄生电容而增加端子52和54的输入阻抗。
图3和图4的实施例的优点在于它们能够减少表面密集的电路20的数目。
需要改进现有静电放电(ESD)保护器件的性能。
一个实施例提供了一种静电放电保护器件，包括耦合在第一节点和第二节点之间的第一限幅电路和与第一电阻器串联耦合的第二有源限幅电路，第二限幅电路和第一电阻器耦合在第一节点和第二节点之间，第二限幅电路包括具有金属氧化物半导体结构的场效应晶体管。
根据实施例，第二电路和第一电阻器通过第三节点彼此耦合，第三节点是器件的输出节点。
根据实施例，具有金属氧化物半导体结构的场效应晶体管是N沟道晶体管。
根据一个实施例，第二限幅电路具有小于1欧姆的接通电阻。
根据一个实施例，第一电阻器具有小于100欧姆的值。
根据一个实施例，第一限幅电路包括双极晶体管。
根据一个实施例，双极晶体管是NPN型晶体管。
根据实施例，第一限幅电路包括耦合在双极晶体管的控制端子与第二节点之间的第二电阻器。
根据一个实施例，第二电阻器具有小于1欧姆的值。
根据一个实施例，第一限幅电路的限幅阈值高于第二限幅电路的限幅阈值。
另一个实施例提供了一种电子电路，其包括至少一个如前所述的器件。
根据一个实施例，至少两个保护器件共享同一电路。
根据实施例，第三节点通过二极管耦合到第二限幅电路的端子。
根据一个实施例，设备中的一个设备的第三输出节点耦合到两个第二电路，一个设备与至少另一个设备共享。
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其它变型。
最后，基于以上给出的功能指示，所描述的实施例和变体的实际实现在本领域技术人员的能力范围内。

Claims (20)

1.一种静电放电保护器件，其特征在于，包括：
第一限幅电路，耦合在第一节点和第二节点之间；
第二有源限幅电路，包括金属氧化物半导体场效应晶体管；以及
第一电阻器，与所述第二有源限幅电路串联耦合，其中所述第二有源限幅电路和所述第一电阻器耦合在所述第一节点和所述第二节点之间。
2.根据权利要求1所述的静电放电保护器件，其特征在于，所述第二有源限幅电路和所述第一电阻器通过所述器件的输出节点彼此耦合。
3.根据权利要求1的器件，其特征在于，所述金属氧化物半导体场效应晶体管是N沟道晶体管。
4.根据权利要求1所述的静电放电保护器件，其特征在于，所述第二有源限幅电路具有小于1欧姆的导通状态电阻。
5.根据权利要求1所述的静电放电保护器件，其特征在于，所述第一电阻器具有小于100欧姆的值。
6.根据权利要求1所述的静电放电保护器件，其特征在于，所述第一限幅电路包括双极晶体管。
7.根据权利要求6所述的静电放电保护器件，其特征在于，所述双极晶体管是NPN型晶体管。
8.根据权利要求6所述的静电放电保护器件，其特征在于，所述第一限幅电路包括耦合在所述双极晶体管的控制端子与所述第二节点之间的第二电阻器。
9.根据权利要求8所述的静电放电保护器件，其特征在于，所述第二电阻器具有小于1欧姆的值。
10.根据权利要求1所述的静电放电保护器件，其特征在于，所述第一限幅电路的第一限幅阈值大于所述第二有源限幅电路的第二限幅阈值。
11.一种电子电路，其特征在于，包括：
一个或多个静电放电保护器件，各自包括：
第一限幅电路，耦合在第一节点和第二节点之间；
第二有源限幅电路，包括金属氧化物半导体场效应晶体管；以及
第一电阻器，与所述第二有源限幅电路串联耦合，其中所述第二有源限幅电路和所述第一电阻器耦合在所述第一节点和所述第二节点之间；以及
一个或多个受保护的器件，每个受保护的器件耦合到所述静电放电保护器件中的相应静电放电保护器件。
12.根据权利要求11所述的电子电路，其特征在于，至少两个静电放电保护器件包括相应的第一限幅电路并且共享所述第二有源限幅电路。
13.根据权利要求11所述的电子电路，其特征在于，所述第二有源限幅电路和所述第一电阻器通过相应静电放电保护器件的输出节点彼此耦合。
14.根据权利要求13所述的电子电路，其特征在于，所述输出节点通过二极管耦合到所述第二有源限幅电路的端子。
15.根据权利要求13所述的电子电路，其特征在于，所述静电放电保护器件中的一个静电放电保护器件的所述输出节点耦合到两个第二有源限幅电路，所述第二有源限幅电路中的一个第二有源限幅电路与至少另一静电放电保护器件共享。
16.根据权利要求11所述的电子电路，其特征在于，所述金属氧化物半导体场效应晶体管是N沟道晶体管。
17.根据权利要求11所述的电子电路，其中所述第二有源限幅电路具有小于1欧姆的导通状态电阻。
18.根据权利要求11所述的电子电路，其特征在于，所述第一电阻器具有小于100欧姆的值。
19.根据权利要求11所述的电子电路，其特征在于，所述第一限幅电路包括双极晶体管。
20.根据权利要求11所述的电子电路，其特征在于，所述第一限幅电路的第一限幅阈值大于所述第二有源限幅电路的第二限幅阈值。
CN202220234104.9U 2021-01-29 2022-01-28 静电放电保护器件以及电子电路 Active CN217239456U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2100868 2021-01-29
FR2100868A FR3119493A1 (fr) 2021-01-29 2021-01-29 Dispositif de protection contre les décharges électrostatiques
US17/643,530 US11811221B2 (en) 2021-01-29 2021-12-09 Electrostatic discharge protection device
US17/643,530 2021-12-09

Publications (1)

Publication Number Publication Date
CN217239456U true CN217239456U (zh) 2022-08-19

Family

ID=75690405

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202220234104.9U Active CN217239456U (zh) 2021-01-29 2022-01-28 静电放电保护器件以及电子电路
CN202210104318.9A Pending CN114914230A (zh) 2021-01-29 2022-01-28 静电放电保护器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210104318.9A Pending CN114914230A (zh) 2021-01-29 2022-01-28 静电放电保护器件

Country Status (4)

Country Link
US (1) US11811221B2 (zh)
EP (1) EP4037125A1 (zh)
CN (2) CN217239456U (zh)
FR (1) FR3119493A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL176322C (nl) * 1976-02-24 1985-03-18 Philips Nv Halfgeleiderinrichting met beveiligingsschakeling.
US4987465A (en) * 1987-01-29 1991-01-22 Advanced Micro Devices, Inc. Electro-static discharge protection device for CMOS integrated circuit inputs
US5530612A (en) * 1994-03-28 1996-06-25 Intel Corporation Electrostatic discharge protection circuits using biased and terminated PNP transistor chains
US5500546A (en) * 1994-09-16 1996-03-19 Texas Instruments Incorporated ESD protection circuits using Zener diodes
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US6304126B1 (en) * 1997-09-29 2001-10-16 Stmicroelectronics S.A. Protection circuit that can be associated with a filter
FR3079348B1 (fr) * 2018-03-22 2023-08-11 St Microelectronics Tours Sas Circuit de protection contre les décharges électrostatiques
US10868421B2 (en) * 2018-07-05 2020-12-15 Amazing Microelectronic Corp. On-chip multiple-stage electrical overstress (EOS) protection device
FR3096516B1 (fr) 2019-05-22 2021-06-04 St Microelectronics Rousset Dispositif intégré de protection contre les décharges électrostatiques

Also Published As

Publication number Publication date
US11811221B2 (en) 2023-11-07
FR3119493A1 (fr) 2022-08-05
CN114914230A (zh) 2022-08-16
EP4037125A1 (fr) 2022-08-03
US20220247169A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
US5793589A (en) Circuit arrangement for current limiting
JP3901671B2 (ja) 半導体集積回路装置
US10944255B2 (en) Ultra low capacitance transient voltage suppressor
US8208234B2 (en) Circuit with ESD protection for a switching regulator
US9112351B2 (en) Electrostatic discharge circuit
US11876366B2 (en) Overvoltage protection
CN105262057B (zh) Pmic的保护电路、显示面板及显示装置
EP2223422B1 (en) Integrated circuit with a dc-dc converter
US10749336B2 (en) ESD protection circuit with passive trigger voltage controlled shut-off
CN211830608U (zh) 包括具有动态耦合到漏极的本体的nmos晶体管的电路
CN217239456U (zh) 静电放电保护器件以及电子电路
CN218829101U (zh) 一种钳位保护电路
US20240039276A1 (en) Electrostatic discharge (esd) protection in radio frequency (rf) switch circuitry
US8335066B2 (en) Protection circuit and electronic device using the same
US12119640B2 (en) ESD protection circuit
US11303118B2 (en) Overvoltage protection
EP0697757A1 (en) Electrostatic discharge protection circuit for an integrated circuit device
US6069493A (en) Input circuit and method for protecting the input circuit
CN113258913A (zh) 具有esd保护电路的半导体开关
CN111106597A (zh) 电力开关过电流保护系统
US20190164953A1 (en) Circuit overvoltage protection
EP0322000B1 (en) Integrated logic circuit incorporating hot-carrier stress reduction and instability damping
CN217607483U (zh) Esd保护电路、mcu芯片及bms芯片
CN216873173U (zh) 过流比较控制电路、线路板及终端

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant