CN217214115U - 升压电路及显示面板 - Google Patents

Abstract

本申请提供了一种升压电路及显示面板，该升压电路包括：电位提升模块；逻辑模块，逻辑模块的输出端连接至电位提升模块，逻辑模块包括计数器，逻辑模块用于基于计数器的当前计数值输出相应的待提升驱动信号，计数器包括重置端；重置电路，重置电路连接至重置端，重置电路用于在接收到起始信号时向重置端发送重置信号，以使当前计数值重置为预设值。基于上述方式，可有效提高升压电路的可靠性。

Description

升压电路及显示面板

技术领域

本申请涉及显示技术领域，特别是涉及升压电路及显示面板。

背景技术

现有技术中，在显示设备中，升压电路通常需要输出多个不同的驱动信号以进行相应的显示作业，因此，升压电路内通常会设置有计时器，升压电路可根据计时器中不断变化的计数值确定当前所要生成及输出的驱动信号。

现有技术的缺陷在于，在显示设备准备启动或显示新一组画面时，会接收到起始信号，而此时，在接收到起始信号时，升压电路内的计时器的计数值并不确定，这导致升压电路之后输出的多个驱动信号不按照预定顺序进行输出，进而将导致显示设备出现显示异常的现象。可见，现有的升压电路的可靠性较差。

实用新型内容

本申请主要解决的技术问题是如何提高升压电路的可靠性。

为了解决上述技术问题，本申请采用的第一个技术方案是：一种升压电路，包括：电位提升模块；逻辑模块，逻辑模块的输出端连接至电位提升模块，逻辑模块包括计数器，逻辑模块用于基于计数器的当前计数值输出相应的待提升驱动信号，计数器包括重置端；重置电路，重置电路连接至重置端，重置电路用于在接收到起始信号时向重置端发送重置信号，以使当前计数值重置为预设值。

在一个实施例中，重置电路包括：延迟电路，延迟电路连接至重置端，延迟电路用于基于起始信号生成并输出重置信号，重置信号的高电平区间所对应的时长大于起始信号的高电平区间所对应的时长。

在一个实施例中，延迟电路包括：电容，电容的一端用于接收起始信号；电阻，电容的另一端分别连接电阻的一端和重置端，电阻的另一端接地。

在一个实施例中，逻辑模块包括：第一时钟信号输入端和第二时钟信号输入端，第一时钟信号输入端用于接收第一时钟信号，第二时钟信号输入端用于接收第二时钟信号，逻辑模块用于基于第一时钟信号的上升沿、第二时钟信号的上升沿和计数值输出相应的待提升驱动信号；重置电路包括：重置信号生成电路，重置信号生成电路用于接收第一时钟信号和起始信号，并基于第一时钟信号和起始信号生成重置信号。

在一个实施例中，重置信号生成电路包括：与门，与门的第一输入端用于接收第一时钟信号，与门的第二输入端用于接收起始信号，与门的输出端连接至重置端。

在一个实施例中，重置电路设置于逻辑模块内。

在一个实施例中，电位提升模块包括：至少一个电位提升电路，电位提升电路用于基于接收到的待提升驱动信号生成并输出电位提升驱动信号，其中，电位提升驱动信号与相应的待提升驱动信号的占空比相同，电位提升驱动信号的高电平区间的电压幅值大于相应的待提升驱动信号的高电平区间的电压幅值，电位提升驱动信号的低电平区间的电压幅值小于相应的待提升驱动信号的低电平区间的电压幅值。

在一个实施例中，电位提升电路包括：第一开关管，第一开关管的第一端用于接收高电压，高电压大于待提升驱动信号的最高电压；第二开关管，第二开关管的第一端连接至第一开关管的第二端，第二开关管的第二端用于接收低电压，低电压小于待提升驱动信号的最低电压；其中，第一开关管的栅极和第二开关管的栅极均用于接收相应的待提升驱动信号。

在一个实施例中，逻辑模块的输出端包括：至少一个待提升驱动信号输出端，至少一个待提升驱动信号输出端分别用于输出相应的待提升驱动信号，至少一个待提升驱动信号输出端与至少一个电位提升电路的输入端一一对应连接。

为了解决上述技术问题，本申请采用的第二个技术方案是：一种显示面板，包括上述升压电路。

本申请的有益效果在于：区别于现有技术，本申请通过在升压电路中设置重置电路，并将重置电路连接至逻辑模块中的计数器的重置端，以使重置电路在接收到起始信号时重置计数器的当前计数值为预设值，进而使逻辑模块能够在每次接收到起始信号时均以固定顺序向电位提升模块输出相应的驱动信号，提高升压电路的可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请升压电路的第一实施例的结构示意图；

图2为本申请一应用场景中的信号时序图；

图3是本申请升压电路的第二实施例的结构示意图；

图4是本申请升压电路的第三实施例的结构示意图；

图5是本申请升压电路的第四实施例的结构示意图；

图6是本申请显示面板的一实施例的结构示意图。

附图标记为：升压电路10；逻辑模块11；计数器111；电位提升模块12；电位提升电路121；第一开关管1211；第二开关管1212；重置电路13；延迟电路131；电容1311；电阻1312；重置信号生成电路132；与门1321；显示面板60。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请首先提供一种升压电路，如图1所示，图1是本申请升压电路的第一实施例的结构示意图，该升压电路10包括：逻辑模块11、电位提升模块12和重置电路13。

逻辑模块11的输出端与电位提升模块12连接，逻辑模块11可用于向电位提升模块12输出多个待提升驱动信号(如图1所示的CLKIN1-N的N个待提升驱动信号)，电位提升模块12可用于基于接收到的多个待提升驱动信号，进行电位提升，以生成并输出多个电位提升驱动信号(如图1所示的CLKOUT1-N)，以驱动显示面板进行显示作业。

逻辑模块11包括计数器111，该计数器111可随时间的推移不断基于预设数组进行循环计数。逻辑模块11可基于计数器111的当前计数值生成并输出相应的待提升驱动信号。

举例说明：当N为3时，CLKIN1-N包括CLKIN1、CLKIN2和CLKIN3，该预设数组可以是[1,2,3]，计数值随时间推移，从1至3不断增加，并在计数值达到3之后重新返回计数值1，反复循环。当计数值为1时，逻辑模块11可生成并输出CLKIN1，当计数值为1时，逻辑模块11可生成并输出CLKIN1。当计数值为2时，逻辑模块11可生成并输出CLKIN2。当计数值为3时，逻辑模块11可生成并输出CLKIN3。

计数器111包括重置端，重置电路13的输出端连接至重置端，重置电路13用于在接收到起始信号(如图1中所示的STV)时，向重置端发送重置信号，以使计数器111重置其自身的当前计数值为预设值，进而使得逻辑模块11可在每次接收到起始信号时均基于固定的当前计数值进行相应的待提升驱动信号的生成和输出，避免每次接收到起始信号时输出的待提升驱动信号均无法确定的现象发生，提高了升压电路的可靠性。

具体的，升压电路可以是显示面板中的一组件，用于基于显示面板中的电源电路和时序控制电路所提供的电源信号和控制信号，生成并输出驱动信号，以驱动显示面板中的数据驱动电路进行相关的显示作业，升压电路还可以应用于其它需要升压功能的设备中，此处不作限定。

可选的，如图1所示，重置电路13可设置于逻辑模块内。

在一应用场景中，N为3，CLKIN1-N包括CLKIN1、CLKIN2和CLKIN3。

图2为本申请一应用场景中的信号时序图，如图1和2所示，逻辑模块11还用于接收第一时钟信号(如图1和2中的CLK1)和第二时钟信号(如图1和2中的CLK2)，逻辑模块11可用于基于第一时钟信号和第二时钟信号生成并输出CLKIN1、CLKIN2和CLKIN3三个待提升驱动信号。

如图2所示，当接收到起始信号(STV)时，无论计数器111的上一个计数值是多少，计数器111的当前计数值都会重置为预设值1，当计数器111的当前计数值为1时，逻辑模块11会生成如图2所示的CLKIN1，CLKIN1的高电平区间的时长由CLK1和CLK2的上升沿决定，同理，当计数器的当前计数值为2或3时，逻辑模块11会生成相应的如图2所示CLKIN2或CLKIN3。

具体的，如图2所示，假设在t1时刻之前，计数器的计数值为1，且N为3，在接收到起始信号(STV)前后，各信号变化的具体流程示例如下：

在t1时刻时，接收到起始信号，使计数器在t1时刻的计数值置1，同时，对应于CLK1在t1时刻的上升沿和CLK2在t2时刻的上升沿，生成CLKIN1的高电平区间。在t2时刻，计数器的计数值提升至2，则对应于CLK1在t2时刻的上升沿和CLK2在t3时刻的上升沿，生成CLKIN2的高电平区间。在t3时刻，计数器的计数值提升至3，则对应于CLK1在t3时刻的上升沿和CLK2在t4时刻的上升沿，生成CLKIN2的高电平区间。至此，完成基于计数器的计数值生成CLKIN1、CLKIN2和CLKIN3的步骤。

此外，N可以为3，也可以为其它自然数，具体可根据实际需求而定，此处不作限定。

区别于现有技术，本申请通过在升压电路中设置重置电路，并将重置电路连接至逻辑模块中的计数器的重置端，以使重置电路在接收到起始信号时重置计数器的当前计数值为预设值，进而使逻辑模块能够在每次接收到起始信号时均以固定顺序向电位提升模块输出相应的驱动信号，提高升压电路的可靠性。

本申请还提出一种升压电路，如图3所示，图3是本申请升压电路的第二实施例的结构示意图，该升压电路10中的逻辑模块11、电位提升模块12和重置电路13的电路构造及连接关系与图1所示实施例相同，此处不再赘述。

重置电路13包括：延迟电路131。

延迟电路131的输出端与计数器111的重置端连接，延迟电路131可用于基于起始信号生成并输出重置信号，重置信号的高电平区间所对应的时长大于起始信号的高电平区间所对应的时长。延迟电路131可基于起始信号生成一高电平区间时长比起始信号的高电平区间时长更长的重置信号，使得重置信号具有足够长的高电平区间，以确保能够成功重置计数器111，提高了升压电路的可靠性。

具体的，延迟电路131可包括：电容1311和电阻1312。

电容1311的一端用于接收起始信号(如图2中的STV)，电容1311的另一端分别连接电阻1312的一端和计数器111的重置端，电阻1312的另一端接地。

基于包含电容1311和电阻1312的延时电路，可通过电容1311的充放电过程引发重置信号的高电平区间延时，提高了升压电路的可靠性。

区别于现有技术，本申请通过在升压电路中设置重置电路，并将重置电路连接至逻辑模块中的计数器的重置端，以使重置电路在接收到起始信号时重置计数器的当前计数值为预设值，进而使逻辑模块能够在每次接收到起始信号时均以固定顺序向电位提升模块输出相应的驱动信号，提高升压电路的可靠性。

本申请还提出一种升压电路，如图4所示，图4是本申请升压电路的第三实施例的结构示意图，该升压电路10中的逻辑模块11、电位提升模块12和重置电路13的电路构造及连接关系与图1所示实施例相同，此处不再赘述。

逻辑模块11包括：第一时钟信号输入端(如图3中用于接收CLK1的端口)和第二时钟信号输入端(如图3中用于接收CLK2的端口)，第一时钟信号输入端用于接收第一时钟信号(如图3中的CLK1)，第二时钟信号输入端用于接收第二时钟信号(如图3中的CLK2)，逻辑模块11用于基于第一时钟信号的上升沿、第二时钟信号的上升沿和计数值输出相应的待提升驱动信号。

重置电路13包括：重置信号生成电路132。

重置信号生成电路132用于接收第一时钟信号和起始信号(如图3中的STV)，并基于第一时钟信号和起始信号生成重置信号。

具体的，重置信号生成电路132包括：与门1321。

与门1321的第一输入端用于接收第一时钟信号，与门1321的第二输入端用于接收起始信号，与门1321的输出端连接至计数器111的重置端。与门1321的设置，使得与门1321的输出端向计数器111的重置端输入的重置信号，仅在第一时钟信号和起始信号均为高电平时才输出高电平，进而可通过该高电平重置计数器111的当前计数值。

基于上述方式，可确保升压电路10在接收到起始信号后第一个生成的待提升驱动信号无误，提高了升压电路10的可靠性。

区别于现有技术，本申请通过在升压电路中设置重置电路，并将重置电路连接至逻辑模块中的计数器的重置端，以使重置电路在接收到起始信号时重置计数器的当前计数值为预设值，进而使逻辑模块能够在每次接收到起始信号时均以固定顺序向电位提升模块输出相应的驱动信号，提高升压电路的可靠性。

本申请还提出一种升压电路，如图5所示，图5是本申请升压电路的第四实施例的结构示意图，该升压电路10中的逻辑模块11、电位提升模块12和重置电路13的电路构造及连接关系与图1所示实施例相同，此处不再赘述。

如图5所示，电位提升模块12包括：至少一个电位提升电路121。

电位提升电路121用于基于接收到的待提升驱动信号生成并输出电位提升驱动信号。

其中，电位提升驱动信号与相应的待提升驱动信号的占空比相同，电位提升驱动信号的高电平区间的电压幅值大于相应的待提升驱动信号的高电平区间的电压幅值，电位提升驱动信号的低电平区间的电压幅值小于相应的待提升驱动信号的低电平区间的电压幅值。

电位提升电路121仅对待提升驱动信号的高压部分的电压幅值进行提高，并对待提升驱动信号的低压部分的电压幅值进行降低。

可选的，如图5所示，电位提升电路121包括：第一开关管1211和第二开关管1212。

第一开关管1211的第一端用于接收高电压，高电压大于待提升驱动信号的最高电压。第二开关管1212的第一端连接至第一开关管1211的第二端，第二开关管1212的第二端用于接收低电压，低电压小于待提升驱动信号的最低电压。

其中，第一开关管1211的栅极和第二开关管1212的栅极均用于接收相应的待提升驱动信号。升压电路10可与显示设备的电源电路连接，该高电压即为电源电路输出的高准位电压(如图5中的VGH)，该低电压即为电源电路输出的低准位电压(如图5中的VGL)。

具体的，逻辑模块11的输出端包括：至少一个待提升驱动信号输出端(图未示)。

至少一个待提升驱动信号输出端分别用于输出相应的待提升驱动信号，至少一个待提升驱动信号输出端与至少一个电位提升电路的输入端一一对应连接。

逻辑模块11基于计数器111的不同计数值生成并输出的至少一个待提升驱动信号分别通过至少一个待提升驱动信号输出端一一输出，进而分别输入到不同电位提升电路121中，以进行相应的电位提升处理。

在一应用场景中，如图5所示，N为3，CLKIN1-N包括CLKIN1、CLKIN2和CLKIN3，CLKOUT1-N包括CLKOUT1、CLKOUT2和CLKOUT3。

一个电位提升电路121用于接收一个待提升驱动信号(CLKIN1或CLKIN2或CLKIN3)，并输出一个电位提升驱动信号(CLKOUT1或CLKOUT2或CLKOUT3)。

区别于现有技术，本申请通过在升压电路中设置重置电路，并将重置电路连接至逻辑模块中的计数器的重置端，以使重置电路在接收到起始信号时重置计数器的当前计数值为预设值，进而使逻辑模块能够在每次接收到起始信号时均以固定顺序向电位提升模块输出相应的驱动信号，提高升压电路的可靠性。

本申请还提供一种显示面板，如图6所示，图6是本申请显示面板的一实施例的结构示意图，显示面板60包括前文实施例所述的任一升压电路10。

具体的，显示面板60还可包括：时序控制电路(图未示)和电源电路(图未示)。

升压电路10分别与电源电路和时序控制电路连接，用于基于电源电路和时序控制电路发送的信号生成并输出驱动信号，以驱动显示面板60的显示作业。

电源电路包括电源模块，电源模块可包括PWM(Pulse width modulation，脉冲宽度调制)芯片，用于输出逻辑信号(VDD)、高压信号(VGH)和低压信号(VGL)，也可以是其它类型的电源芯片，此处不作限定。

显示面板60可包括呈阵列排布的多个像素单元，每个像素单元包括至少一个发光器件，如LED(light-emitting diode，发光二极管)。

显示面板60可以是TN(Twisted Nematic，扭曲向列型)面板、IPS(In-PlaneSwitching，平面转换)面板、VA(Vertical Alignment，垂直配向)面板和其它类型的显示面板中的任一种，此处不作限定。

区别于现有技术，本申请通过在升压电路中设置重置电路，并将重置电路连接至逻辑模块中的计数器的重置端，以使重置电路在接收到起始信号时重置计数器的当前计数值为预设值，进而使逻辑模块能够在每次接收到起始信号时均以固定顺序向电位提升模块输出相应的驱动信号，提高升压电路的可靠性。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种升压电路，包括电位提升模块和逻辑模块，所述逻辑模块的输出端连接至所述电位提升模块，所述逻辑模块包括计数器，所述逻辑模块用于基于所述计数器的当前计数值输出相应的待提升驱动信号，其特征在于，所述计数器包括重置端；

所述升压电路还包括：

重置电路，所述重置电路连接至所述重置端，所述重置电路用于在接收到起始信号时向所述重置端发送重置信号，以使所述当前计数值重置为预设值。

2.根据权利要求1所述的升压电路，其特征在于，所述重置电路包括：

延迟电路，所述延迟电路连接至所述重置端，所述延迟电路用于基于所述起始信号生成并输出所述重置信号，所述重置信号的高电平区间所对应的时长大于所述起始信号的高电平区间所对应的时长。

3.根据权利要求2所述的升压电路，其特征在于，所述延迟电路包括：

电容，所述电容的一端用于接收所述起始信号；

电阻，所述电容的另一端分别连接所述电阻的一端和所述重置端，所述电阻的另一端接地。

4.根据权利要求1所述的升压电路，其特征在于，所述逻辑模块包括：第一时钟信号输入端和第二时钟信号输入端，所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，所述逻辑模块用于基于所述第一时钟信号的上升沿、所述第二时钟信号的上升沿和所述计数值输出相应的待提升驱动信号；

所述重置电路包括：

重置信号生成电路，所述重置信号生成电路用于接收所述第一时钟信号和所述起始信号，并基于所述第一时钟信号和所述起始信号生成所述重置信号。

5.根据权利要求4所述的升压电路，其特征在于，所述重置信号生成电路包括：

与门，所述与门的第一输入端用于接收所述第一时钟信号，所述与门的第二输入端用于接收所述起始信号，所述与门的输出端连接至所述重置端。

6.根据权利要求1-5任一项所述的升压电路，其特征在于，所述重置电路设置于所述逻辑模块内。

7.根据权利要求1-5任一项所述的升压电路，其特征在于，所述电位提升模块包括：

至少一个电位提升电路，所述电位提升电路用于基于接收到的所述待提升驱动信号生成并输出电位提升驱动信号，其中，所述电位提升驱动信号与相应的所述待提升驱动信号的占空比相同，所述电位提升驱动信号的高电平区间的电压幅值大于相应的所述待提升驱动信号的高电平区间的电压幅值，所述电位提升驱动信号的低电平区间的电压幅值小于相应的所述待提升驱动信号的低电平区间的电压幅值。

8.根据权利要求7所述的升压电路，其特征在于，所述电位提升电路包括：

第一开关管，所述第一开关管的第一端用于接收高电压，所述高电压大于所述待提升驱动信号的最高电压；

第二开关管，所述第二开关管的第一端连接至所述第一开关管的第二端，所述第二开关管的第二端用于接收低电压，所述低电压小于所述待提升驱动信号的最低电压；

其中，所述第一开关管的栅极和所述第二开关管的栅极均用于接收相应的所述待提升驱动信号。

9.根据权利要求7所述的升压电路，其特征在于，所述逻辑模块的输出端包括：

至少一个待提升驱动信号输出端，所述至少一个待提升驱动信号输出端分别用于输出相应的所述待提升驱动信号，所述至少一个待提升驱动信号输出端与所述至少一个电位提升电路的输入端一一对应连接。

10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的升压电路、时序控制电路和电源电路。

Images