CN217156718U - 一种带状态检测功能的串行输入电路 - Google Patents

Abstract

本实用新型提供一种带状态检测功能的串行输入电路，包括检测电路、时钟电路以及串行输入电路，所述时钟电路给第一输入芯片、第二输入芯片、第三输入芯片、第n输入芯片、第一输出芯片、第二输出芯片、第三输出芯片以及第n输出芯片提供同一个时钟驱动；所述第一输入芯片的一引脚与第一输出芯片对应的引脚相连，第二输入芯片的一引脚与第二输出芯片对应的引脚相连，第三输入芯片的一引脚与第三输出芯片对应的引脚相连，第n输入芯片的一引脚与第n输出芯片对应的引脚相连。本实用新型采用并入串出的芯片，同时增加了同样多的串入并出的串并转换芯片，使得控制器能够控制这一个位的状态并进行读取。进而判断该芯片是否连接并正常工作。

Description

一种带状态检测功能的串行输入电路

技术领域

本实用新型涉及自动化控制领域，具体涉及一种带状态检测功能的串行输入电路。

背景技术

受控制器芯片引脚、体积限制，当需要使用到大量输入端口的应用场景时，常用方法是通过通信总线、分布式控制。

工业上常用此类方法，如西门子的PLC采用profibus总线扩展端口，或者采用modbus总线等等。这些方法中，每个扩展的端口都会有控制器与PLC进行通信。特别某些总线协议还有专利等限制，导致应用成本偏高。

在低成本场合，目前通常采用并串转换的方法来扩展输入端口。其原理是数据从控制器端串行输出，接收端使用常见的串并转换芯片，串行数据的每一位对应芯片的一个输入端口上。这种并串转换电路支持级联，从控制器的几个端口可以扩展出任意多的输入端口。

这种方法具有成本低的优势，但转换是单向的，控制器无法获取扩展的输入端口芯片(或模块)工作状态信息。如扩展了多少个输入端口，每个输入端口芯片工作是否正常等。输入端口的实际数量需要事先在程序中进行配置。

实用新型内容

本实用新型的目的是提供一种带状态检测功能的串行输入电路，采用并入串出的芯片，同时增加了同样多的串入并出的串并转换芯片，使得控制器能够控制这一个位的状态并进行读取。进而判断该芯片是否连接并正常工作。

本实用新型的技术方案：

一种带状态检测功能的串行输入电路，包括检测电路、时钟电路以及串行输入电路，

所述检测电路包括依次串联的第一输入芯片、第二输入芯片、第三输入芯片以及第n输入芯片；

所述串行输入电路包括依次串联的第一输出芯片、第二输出芯片、第三输出芯片以及第n输出芯片；

所述时钟电路给第一输入芯片、第二输入芯片、第三输入芯片、第n输入芯片、第一输出芯片、第二输出芯片、第三输出芯片以及第n输出芯片提供同一个时钟驱动；

所述第一输入芯片的一引脚与第一输出芯片对应的引脚相连，第二输入芯片的一引脚与第二输出芯片对应的引脚相连，第三输入芯片的一引脚与第三输出芯片对应的引脚相连，第n输入芯片的一引脚与第n输出芯片对应的引脚相连。

所述第一输入芯片、第二输入芯片、第三输入芯片以及第n输入芯片采用8位串行输入、并行输出的移位缓存器74HC595。

所述第一输出芯片、第二输出芯片、第三输出芯片以及第n输出芯片采用8位并行读取或串行输入移位寄存器74HC165。

与现有技术相比，本实用新型的有益效果是：增加的芯片成本远低于为扩展模块增加CPU芯片的成本，同时控制器能够获取所连接的所有并串转换芯片工作状态是否正常。为读取到的输入数据提供了采信依据。

附图说明

图1是本实用新型的总体结构框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型提供一种技术方案：

一种带状态检测功能的串行输入电路，包括检测电路、时钟电路9以及串行输入电路，

所述检测电路包括依次串联的第一输入芯片1、第二输入芯片2、第三输入芯片3以及第n输入芯片4；

所述串行输入电路包括依次串联的第一输出芯片8、第二输出芯片7、第三输出芯片6以及第n输出芯片5；

所述时钟电路9给第一输入芯片1、第二输入芯片2、第三输入芯片3、第n输入芯片4、第一输出芯片8、第二输出芯片7、第三输出芯片6以及第n输出芯片5提供同一个时钟驱动；

所述第一输入芯片1的一引脚与第一输出芯片8对应的引脚相连，第二输入芯片2的一引脚与第二输出芯片7对应的引脚相连，第三输入芯片3的一引脚与第三输出芯片6对应的引脚相连，第n输入芯片4的一引脚与第n输出芯片5对应的引脚相连。

所述第一输入芯片1、第二输入芯片2、第三输入芯片3以及第n输入芯片4采用8位串行输入、并行输出的移位缓存器74HC595。

所述第一输出芯片8、第二输出芯片7、第三输出芯片6以及第n输出芯片5采用8位并行读取或串行输入移位寄存器74HC165。

检测电路是否正常的时候，按照如下流程进行：

控制器依次对每个并串转换模块输出“10000000”数据，每一次只有一个并串转换模块的最高位变成1。然后再读取对应的输入并串转换芯片的实际值。

如果读取到的值与设置值相符，则判定该并串转换芯片(模块)工作正常，然后再测试下一组。

例如，对第一输出芯片进行检测的时候，完整的串行数据如下：

其中：第一输出芯片是距离控制器最近的，第n输出芯片是距离控制器最远的

对第二输出芯片进行检测的时候，完整的串行数据如下：

上述的电路增加的芯片成本远低于为扩展模块增加CPU芯片的成本，同时控制器能够获取所连接的所有并串转换芯片(模块)工作状态是否正常。为读取到的输入数据提供了采信依据。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种带状态检测功能的串行输入电路，其特征在于，包括检测电路、时钟电路(9)以及串行输入电路，

所述检测电路包括依次串联的第一输入芯片(1)、第二输入芯片(2)、第三输入芯片(3)以及第n输入芯片(4)；

所述串行输入电路包括依次串联的第一输出芯片(8)、第二输出芯片(7)、第三输出芯片(6)以及第n输出芯片(5)；

所述时钟电路(9)给第一输入芯片(1)、第二输入芯片(2)、第三输入芯片(3)、第n输入芯片(4)、第一输出芯片(8)、第二输出芯片(7)、第三输出芯片(6)以及第n输出芯片(5)提供同一个时钟驱动；

所述第一输入芯片(1)的一引脚与第一输出芯片(8)对应的引脚相连，第二输入芯片(2)的一引脚与第二输出芯片(7)对应的引脚相连，第三输入芯片(3)的一引脚与第三输出芯片(6)对应的引脚相连，第n输入芯片(4)的一引脚与第n输出芯片(5)对应的引脚相连。

2.根据权利要求1所述的一种带状态检测功能的串行输入电路，其特征在于，所述第一输入芯片(1)、第二输入芯片(2)、第三输入芯片(3)以及第n输入芯片(4)采用8位串行输入、并行输出的移位缓存器74HC595。

3.根据权利要求1所述的一种带状态检测功能的串行输入电路，其特征在于，所述第一输出芯片(8)、第二输出芯片(7)、第三输出芯片(6)以及第n输出芯片(5)采用8位并行读取或串行输入移位寄存器74HC165。

Images