CN217085739U - Dma控制器及计算机终端 - Google Patents
Dma控制器及计算机终端 Download PDFInfo
- Publication number
- CN217085739U CN217085739U CN202220489528.XU CN202220489528U CN217085739U CN 217085739 U CN217085739 U CN 217085739U CN 202220489528 U CN202220489528 U CN 202220489528U CN 217085739 U CN217085739 U CN 217085739U
- Authority
- CN
- China
- Prior art keywords
- dma
- control unit
- register
- counter
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本实用新型实施例公开了一种DMA控制器及计算机终端,该DMA控制器包括:通道仲裁单元、寄存器组、计数器组和DMA传输控制单元;所述通道仲裁单元分别与所述寄存器组、计数器组和所述DMA传输控制单元连接;所述计数器组还和所述DMA传输控制单元连接,所述DMA传输控制单元用于接收来自计数器组的信号以控制DMA传输开启或关闭。通过对寄存器进行配置,控制DMA传输模式,由计数器控制DMA传输的开始结束,使得无论在那种应用场景下,都可以灵活的选择传输方式。
Description
技术领域
本实用新型涉及传输控制领域,尤其涉及DMA控制器及计算机终端。
背景技术
在含有中央处理器(中央处理器)的SOC(System On Chip)芯片设计中,随着对内存和中央处理器的使用效率的要求不断提高,在进行一些有规律大数据操作时,通常会选择设计DMA控制器,用于对数据的直接访问。同时不断优化DMA控制器设计,以适用于各种日益复杂的应用场景。现有的DMA控制器与中央处理器共同作为系统总线的主设备。要么没有考虑使用效率,要么考虑到了使用效率,却没有考虑到电路设计成本以及特殊的应用场景,还需要增加电路来通过自适应模块计数数据长度以选择“突发”传输模式;不能实现“一对多”或“多对一”的DMA传输方式。这在电路设计成本的降低和数据传输灵活性上有所欠缺。
实用新型内容
有鉴于此,本实用新型提供了一种DMA控制器,包括:通道仲裁单元、寄存器组、计数器组和DMA传输控制单元;
所述通道仲裁单元分别与所述寄存器组、计数器组和所述DMA传输控制单元连接;
所述计数器组还和所述DMA传输控制单元连接,所述DMA传输控制单元用于接收来自计数器组的信号以控制DMA传输开启或关闭。
进一步的,所述寄存器组包括源地址寄存器、目标地址寄存器、软件触发寄存器、数据长度寄存器和传输方式寄存器,所述通道仲裁单元与所述源地址寄存器、目标地址寄存器、软件触发寄存器、数据长度寄存器和传输方式寄存器连接。
进一步的,所述计数器包括计数控制单元、长度减计数器、源地址加计数器和目标地址加计数器,所述计数控制单元分别与所述长度减计数器、源地址加计数器和目标地址加计数器连接,同时所述计数控制单元与所述 DMA传输控制单元和所述通道仲裁单元连接。
进一步的,所述通道仲裁单元包括:通道优先选择器和DMA请求互斥控制单元,所述通道优先选择器与所述寄存器组以及所述DMA传输控制单元连接,所述DMA请求互斥控制单元与所述计数器组以及所述DMA传输控制单元连接。
进一步的,所述DMA传输控制单元包含DMA触发启动控制单元、 DMA传输结束控制单元、DMA中断控制单元,所述DMA触发启动控制单元、DMA传输结束控制单元、DMA中断控制单元分别与所述通道仲裁单元和所述计数器组连接。
进一步的,所述通道仲裁单元还设置有与外部设备连接的端口,用于接收所述外部设备的DMA传输请求。
进一步的,所述DMA传输控制单元设置有与外部设备连接的端口,用于通知所述外部设备DMA传输状态。
进一步的,本申请实施例还提供一种计算机终端,包括中央处理器、总线和上述实施例中任一所述DMA控制器,所述中央处理器和所述DMA 控制器与所述总线连接,所述中央处理器用于配置所述DMA控制器的工作参数。
进一步的,还可以通过连接接口与外部设备连接,所述DMA控制器用于接收并处理所述外部设备的DMA传输请求。
本实用新型实施例公开了一种DMA控制器及计算机终端,其中该 DMA控制器包括:通道仲裁单元、寄存器组、计数器组和DMA传输控制单元;所述通道仲裁单元分别与所述寄存器组、计数器组和所述DMA传输控制单元连接;所述计数器组还和所述DMA传输控制单元连接,所述DMA 传输控制单元用于接收来自计数器组的信号以控制DMA传输开启或关闭。该DMA控制器通过对寄存器进行配置,控制DMA传输模式,由计数器控制DMA传输的开始结束,使得软/硬件触发DMA请求可以单一软件触发请求或硬件触发请求,也可两者交互;传输方式则根据应用场景灵活地进行选择。
附图说明
为了更清楚地说明本实用新型的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对本实用新型保护范围的限定。在各个附图中,类似的构成部分采用类似的编号。
图1示出了本申请实施例中一种DMA控制器结构示意图;
图2示出了本申请实施例中又一种DMA控制器结构示意图。
具体实施方式
下面将结合本实用新型实施例中附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在下文中,可在本实用新型的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语) 具有与本实用新型的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本实用新型的各种实施例中被清楚地限定。
接下来以具体实施例说明本申请的技术方案。
实施例1
如图1所示,为本实施例的DMA控制器结构示意图。
该DMA控制器包括:通道仲裁单元30、寄存器组10、计数器组20 和DMA传输控制单元40。其中,通道仲裁单元30分别与所述寄存器组10、计数器组20和所述DMA传输控制单元40连接;计数器组20还和DMA 传输控制单元40连接,所述DMA传输控制单元40可以接收来自计数器组 20的信号以控制DMA传输开启或关闭。
具体如图2所示:寄存器组10包括寄存器组包括源地址寄存器、目标地址寄存器、软件触发寄存器、数据长度寄存器和传输方式寄存器等配置寄存器,所述通道仲裁单元30与所述源地址寄存器、目标地址寄存器、软件触发寄存器、数据长度寄存器和传输方式寄存器连接。
计数器组20包括计数控制单元、长度减计数器、源地址加计数器和目标地址加计数器,所述计数控制单元分别与所述长度减计数器、源地址加计数器和目标地址加计数器连接,同时所述计数控制单元与所述DMA传输控制单元40和所述通道仲裁单元30连接。
通道仲裁单元30包括:通道优先选择器和DMA请求互斥控制单元,所述通道优先选择器与所述寄存器组以及所述DMA传输控制单元连接,所述DMA请求互斥控制单元与所述计数器组以及所述DMA传输控制单元连接。通道优先选择器和DMA请求互斥控制单元用于在DMA多通道使能时进行通道优先级的选择,各通道DMA请求进行互斥处理,并对优先通道相关寄存器的配置值进行选择处理。
DMA传输控制单元40包含DMA触发启动控制单元、DMA传输结束控制单元、DMA中断控制单元,其中DMA触发启动控制单元、DMA传输结束控制单元、DMA中断控制单元分别与所述通道仲裁单元和所述计数器组连接。DMA触发启动控制单元用于处理软件/硬件触发选择、启动传输控制。DMA传输结束控制单元用于判断数据长度计数器值为0时结束DMA 传输,并通知外设释放DMA请求。DMA中断控制单元处理DMA中断使能,可配置在传输一半/结束/错误时产生DMA中断标志反馈给中央处理器执行中断服务程序。
进一步的,通道仲裁单元30和DMA传输控制单元40还可以设置有与外部设备连接的端口,以达到和外部设备交互的目的。
在实际应用中,该DMA控制器是使用在含有中央处理器的芯片设计中的,中央处理器通过总线和DMA控制器进行信息交互,因此中央处理器可以通过发送来配置信号配置寄存器组10中各个配置寄存器的值,以达到对 DMA传输控制的目的。
具体而言,通过对源地址寄存器和目标地址寄存器进行配置,通过通道仲裁单元30发送至计数器组20中的计数控制单元,进行初始化操作。因为一次DMA请求会传输一个数据、数据长度减1一次、地址加1一次,当DMA请求次数等于数据长度,才完成所有数据的传输,所以每次传输都需要进行一次初始化。软件触发寄存器通过中央处理器配置,经过通道仲裁单元30连接至DMA传输控制单元40,通过相关寄存器位配置为1或0,来开启或关闭DMA的软件传输请求,当关闭软件传输请求时,就可以由外接设备来触发DMA的硬件传输请求。传输方式配置寄存器通过中央处理器操作,经过通道仲裁单元30连接至DMA传输控制单元40,用于提供各 DMA通道指定的突发模式或者单一模式。其中,突发模式指的是给一次地址及控制信号就可以进行多个数据的传输。单一模式是一个源地址向多个目标地址传输数据或多个源地址向一个目标地址传输数据时。
若配置传输方式为“突发”模式,当对各通道软件触发寄存器位写1,使得允许软件传输,通道仲裁单元30将根据优先级进行通道仲裁以及请求互斥控制选择当前有效触发,DMA传输控制单元40将在中央处理器释放总线后启动DMA传输,读取当前源地址数据写至当前目标地址,然后源/目标地址加1操作,数据长度计数器减1,继续数据传输,直至数据长度计数器减至0,停止DMA传输,总线交还中央处理器。
若等待到外设硬件触发请求,通道仲裁单元30将根据优先级进行通道仲裁以及请求互斥控制选择当前有效触发,DMA传输控制单元40将在中央处理器释放总线后启动DMA传输,读取当前源地址数据写至当前目标地址,然后源/目标地址加1操作,数据长度计数器减1,继续数据传输,直至数据长度计数器减至0,DMA传输,总线交还中央处理器。
若配置传输方式为单一模式,当对各通道软件触发寄存器位写1,通道仲裁单元30将根据优先级进行通道仲裁以及请求互斥控制选择当前有效触发,将在中央处理器释放总线后启动DMA传输,DMA传输控制单元40 读取当前源地址数据写至当前目标地址,然后源/目标地址加1操作,数据长度计数器减1,当再次对各通道软件触发寄存器位写1,继续按前述方式进行数据传输,直至软件触发请求数等于数据长度并且数据长度计数器减至0,停止DMA传输,总线交还中央处理器。
若无软件触发,而等待到外设硬件触发请求,通道仲裁单元30将根据优先级进行通道仲裁以及请求互斥控制选择当前有效触发,DMA传输控制单元40将在中央处理器释放总线后启动DMA传输,读取当前源地址数据写至当前目标地址,然后源/目标地址加1操作,数据长度计数器减1,当再次等待到外设硬件触发请求,继续按前述方式进行数据传输,直至硬件触发请求数等于数据长度并且数据长度计数器减至0,停止DMA传输,总线交还中央处理器。
本实施例的DMA控制器,无论是软件触发还是硬件触发DMA请求,可以单一请求也可两者交互,使得传输方式可以根据应用场景灵活选择。
进一步的,本申请实施例还提供一种计算机终端,包括中央处理器、总线和上述实施例中任一所述DMA控制器,所述中央处理器和所述DMA 控制器与所述总线连接,所述中央处理器用于配置所述DMA控制器的工作参数。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的结构图显示了根据本实用新型的多个实施例的装置可能实现的体系架构、功能和操作。
另外,在本实用新型各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或更多个模块集成形成一个独立的部分。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。
Claims (9)
1.一种DMA控制器,其特征在于,包括:通道仲裁单元、寄存器组、计数器组和DMA传输控制单元;
所述通道仲裁单元分别与所述寄存器组、计数器组和所述DMA传输控制单元连接;
所述计数器组还和所述DMA传输控制单元连接,所述DMA传输控制单元用于接收来自计数器组的信号以控制DMA传输开启或关闭。
2.根据权利要求1所述的DMA控制器,其特征在于,所述寄存器组包括源地址寄存器、软件触发寄存器、目标地址寄存器、数据长度寄存器和传输方式寄存器,所述通道仲裁单元与所述源地址寄存器、软件触发寄存器、目标地址寄存器、数据长度寄存器和传输方式寄存器连接。
3.根据权利要求1所述的DMA控制器,其特征在于,所述计数器组包括计数控制单元、长度减计数器、源地址加计数器和目标地址加计数器,所述计数控制单元分别与所述长度减计数器、源地址加计数器和目标地址加计数器连接,同时所述计数控制单元与所述DMA传输控制单元和所述通道仲裁单元连接。
4.根据权利要求1所述的DMA控制器,其特征在于,所述通道仲裁单元包括:通道优先选择器和DMA请求互斥控制单元,所述通道优先选择器与所述寄存器组以及所述DMA传输控制单元连接,所述DMA请求互斥控制单元与所述计数器组以及所述DMA传输控制单元连接。
5.根据权利要求1所述的DMA控制器,其特征在于,所述DMA传输控制单元包括DMA触发启动控制单元、DMA传输结束控制单元、DMA中断控制单元,所述DMA触发启动控制单元、DMA传输结束控制单元、DMA中断控制单元分别与所述通道仲裁单元和所述计数器组连接。
6.根据权利要求1所述的DMA控制器,其特征在于,所述通道仲裁单元还设置有与外部设备连接的端口,用于接收所述外部设备的DMA传输请求。
7.根据权利要求1所述的DMA控制器,其特征在于,所述DMA传输控制单元设置有与外部设备连接的端口,用于通知所述外部设备当前DMA传输状态。
8.一种计算机终端,其特征在于,包括中央处理器、总线和权利要求1至7中任一项所述DMA控制器,所述中央处理器和所述DMA控制器与所述总线连接,所述中央处理器用于配置所述DMA控制器的工作参数。
9.根据权利要求8所述的计算机终端,其特征在于,还可以通过连接接口与外部设备连接,所述DMA控制器用于接收并处理所述外部设备的DMA传输请求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220489528.XU CN217085739U (zh) | 2022-03-08 | 2022-03-08 | Dma控制器及计算机终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220489528.XU CN217085739U (zh) | 2022-03-08 | 2022-03-08 | Dma控制器及计算机终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217085739U true CN217085739U (zh) | 2022-07-29 |
Family
ID=82546795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220489528.XU Active CN217085739U (zh) | 2022-03-08 | 2022-03-08 | Dma控制器及计算机终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217085739U (zh) |
-
2022
- 2022-03-08 CN CN202220489528.XU patent/CN217085739U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7266625B2 (en) | Data communication system | |
EP2097828B1 (en) | Dmac to handle transfers of unknown lengths | |
KR930008039B1 (ko) | 인터페이스 회로 | |
US8307143B2 (en) | Interface card system | |
US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
JPS61289451A (ja) | 入出力アダプタのためのエミュレータ装置 | |
WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
JPH04218861A (ja) | 多重クラスタ信号プロセッサ | |
JPS58501923A (ja) | サブシステムコントロ−ラのためのインタ−フェイス回路 | |
US5566345A (en) | SCSI bus capacity expansion controller using gating circuits to arbitrate DMA requests from a plurality of disk drives | |
US11630796B2 (en) | Serial peripheral interface (SPI) automatic register address incrementation across data frames | |
CN114564427A (zh) | 一种ahb总线到i2c总线的总线桥、系统及方法 | |
CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
JPH06209348A (ja) | 多重ステーション通信バス・システム | |
US5611056A (en) | Method for controlling the expansion of connections to a SCSI bus | |
US6381675B1 (en) | Switching mechanism and disk array apparatus having the switching mechanism | |
CN217085739U (zh) | Dma控制器及计算机终端 | |
EP1759297B1 (en) | Interrupt scheme for bus controller | |
CN114365106A (zh) | 用于射频设备的模块内串行通信接口 | |
CN112783071A (zh) | 一种sdio控制器、fpga板卡和sdio测试系统 | |
JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
CN116226021B (zh) | 数据收发方法、装置以及图形处理器 | |
CN218037943U (zh) | 基于pcie接口进行接口扩展的电路板 | |
RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |