CN216719504U - 一种控制芯片及外部存储器可靠存储系统 - Google Patents
一种控制芯片及外部存储器可靠存储系统 Download PDFInfo
- Publication number
- CN216719504U CN216719504U CN202122304480.9U CN202122304480U CN216719504U CN 216719504 U CN216719504 U CN 216719504U CN 202122304480 U CN202122304480 U CN 202122304480U CN 216719504 U CN216719504 U CN 216719504U
- Authority
- CN
- China
- Prior art keywords
- external memory
- external
- low
- control unit
- control chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本实用新型公开了一种控制芯片及外部存储器可靠存储系统,与现有技术相比,本实用新型通过低电压检测单元检测控制芯片的输入电压值,使得输入电压值在低于预设电压值时可以及时强制外部存储控制单元以及外部存储器停止读写,避免外部存储器出现非正常的数据篡改或掉码的情况,解决了外部数据交互不可靠的问题,同时中央处理单元发出的停止数据传输的指令也确保了所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务,从根本上杜绝了外部存储器因掉电问题而导致的数据出错的可能性。
Description
技术领域
本实用新型涉及外部存储器掉电保护领域,具体涉及一种控制芯片及外部存储器可靠存储系统。
背景技术
非易失性存储器,如nor-FLASH、nand-FLASH等,在嵌入式系统充当着关键作用,如代码的存储、关键数据的存储。在操作存储器,或者说在擦写存储器的过程中出现系统掉电,可能导致存储器内容出错。出错的表现是存储器储存的数据被改写,操作的存储器块写不对,甚至未操作的存储器块也可能出错。出错的影响是数据发生异常变化,甚至是代码发生变化导致执行出错或系统崩溃。设置于芯片内部的存储器一般会有相应的写保护机制,但这对于外部存储器来说,保护效果并不理想。
实用新型内容
为解决上述问题,本实用新型提供了一种控制芯片及外部存储器可靠存储系统,可以避免外部存储器出现非正常的数据篡改或掉码的情况,解决了外部数据交互不可靠的问题。本实用新型的具体技术方案如下:
一种控制芯片,所述控制芯片包括低电压检测单元和外部存储控制单元;其中,低电压检测单元用于检测控制芯片的输入电压值,当检测到输入电压值低于预设电压值时产生低电压有效信号;所述低电压检测单元包括第一通信接口和第二通信接口,所述第一通信接口用于将所述低电压有效信号传输至外部存储控制单元并控制所述外部存储控制单元停止工作,所述第二通信接口用于将所述低电压有效信号传输至外部存储器并控制所述外部存储器停止工作。
与现有技术相比,本技术方案通过在控制芯片中集成用于检测控制芯片的输入电压值的低电压检测单元,使得输入电压值在低于预设电压值时可以及时强制外部存储控制单元以及外部存储器停止读写,避免外部存储器出现非正常的数据篡改或掉码的情况,解决了外部数据交互不可靠的问题。
进一步地,所述控制芯片还包括中央处理单元,所述中央处理单元分别与所述低电压检测单元和所述外部存储控制单元连接,用于在接收到所述低电压检测单元输出的低电压有效信号后,发出让所述外部存储控制单元停止数据传输的指令。确保所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务。
进一步地,所述外部存储控制单元通过外部通信总线与所述外部存储器连接;当所述外部存储控制单元接收到所述中央处理单元发出的停止数据传输的指令后,控制所述外部通信总线停止工作。解决了在低电压下,外部数据交互不可靠的问题。
一种外部存储器可靠存储系统,包括所述控制芯片以及外部存储器,所述外部存储器与所述低电压检测单元连接,当所述外部存储器接收到所述低电压有效信号后停止工作。
与现有技术相比,本技术方案通过在控制芯片中集成用于检测控制芯片的输入电压值的低电压检测单元,使得输入电压值在低于预设电压值时可以及时强制外部存储控制单元以及外部存储器停止读写,避免外部存储器出现非正常的数据篡改或掉码的情况,解决了外部数据交互不可靠的问题。
进一步地,所述系统包括VCC电源和VDD电源;所述VCC电源和所述VDD电源分别与所述低电压检测单元连接,当所述低电压检测单元检测到所述VCC电源或所述VDD电源的电压值低于预设电压值时,产生所述低电压有效信号;其中,所述VCC电源还与所述外部存储器连接。通过设置在控制芯片内部的低电压检测单元进行芯片内部电压监测,监测点更为准确,传输延时小,可以及时掌握控制芯片的输入电压值及其变化。
进一步地,所述外部存储器与所述外部存储控制单元连接;当所述外部存储控制单元接收到所述中央处理单元发出的停止数据传输的指令后,停止向所述外部存储器传输数据。确保所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务。
附图说明
图1为本实用新型一种实施例所述外部存储器可靠存储系统的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行详细描述。应当理解,下面所描述的具体实施例仅用于解释本实用新型,并不用于限定本实用新型。
在下面的描述中,给出具体细节以提供对实施例的透彻理解。然而,本领域的普通技术人员将理解,可以在没有这些具体细节的情况下实施实施例。例如,电路可以在框图中显示,以便不在不必要的细节中使实施例模糊。在其他情况下,为了不混淆实施例,可以不详细显示公知的电路、结构和技术。
参照图1,一种控制芯片,所述控制芯片包括低电压检测单元和外部存储控制单元;其中,低电压检测单元用于检测控制芯片的输入电压值,当检测到输入电压值低于预设电压值时产生低电压有效信号;所述低电压检测单元包括第一通信接口和第二通信接口,所述第一通信接口用于将所述低电压有效信号传输至外部存储控制单元并控制所述外部存储控制单元停止工作,所述第二通信接口用于将所述低电压有效信号传输至外部存储器并控制所述外部存储器停止工作。
需要说明的是,所述外部存储控制单元设置有与所述第一通信接口相匹配的第三通信接口,用于接收所述第一通信接口传输的低电压有效信号。类似地,所述外部存储器设置有与所述第二通信接口相匹配的第四通信接口,用于接收所述第二通信接口传输的低电压有效信号。所述低电压有效信号由低电压检测单元直接传输给外部存储控制单元以及外部存储器,可使得外部存储控制单元以及外部存储器及时地且强制性地停止工作,在最大程度上避免外部存储器在低电压下出现数据异常的情况。
作为其中一种实施方式,所述控制芯片还包括中央处理单元,所述中央处理单元分别与所述低电压检测单元和所述外部存储控制单元连接,用于在接收到所述低电压检测单元输出的低电压有效信号后,发出让所述外部存储控制单元停止数据传输的指令。需要说明的是,所述低电压检测单元除了将低电压有效信号传输给外部存储控制单元以及外部存储器,强制它们停止工作之外,还会将低电压有效信号传输给中央处理单元,以使得控制芯片从系统层面做一些相关操作,暂停或中止一切与外部存储器读写有关的任务,比如通知所述外部存储控制单元停止对外部存储器的读写或擦除操作,确保所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务。
作为其中一种实施方式,所述外部存储控制单元通过外部通信总线与所述外部存储器连接;当所述外部存储控制单元接收到所述中央处理单元发出的停止数据传输的指令后,控制所述外部通信总线停止工作。所述外部存储器为外部器件,控制芯片需要依靠外部通信总线实现控制芯片和外部存储器的同步。可选地,所述外部通信总线为AHB总线。
本实用新型实施例提供一种控制方法,所述控制方法通过所述控制芯片实现,所述控制方法包括:低电压检测单元实时检测控制芯片的输入电压值,当检测到输入电压值低于预设电压值时产生低电压有效信号,然后控制所述外部存储控制单元停止工作,以及通过第一通信接口发送所述低电压有效信号给所述外部存储器,使其停止工作。
需要说明的是,所述外部存储控制单元设置有与所述第一通信接口相匹配的第三通信接口,用于接收所述第一通信接口传输的低电压有效信号。类似地,所述外部存储器设置有与所述第二通信接口相匹配的第四通信接口,用于接收所述第二通信接口传输的低电压有效信号。所述低电压有效信号由低电压检测单元直接传输给外部存储控制单元以及外部存储器,可使得外部存储控制单元以及外部存储器及时地且强制性地停止工作,在最大程度上避免外部存储器在低电压下出现数据异常的情况。
作为其中一种实施方式,所述控制方法还包括:所述低电压检测单元将所述低电压有效信号传输给所述中央处理单元,使得所述中央处理单元发出让所述外部存储控制单元停止数据传输的指令。从系统层面发出相关指令,可以确保所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务。
参照图1,本实用新型实施例提供一种外部存储器可靠存储系统,包括所述控制芯片以及外部存储器,所述外部存储器与所述低电压检测单元连接,当所述外部存储器接收到所述低电压有效信号后停止工作。
其中,所述外部存储器指的是非易性存储器(non-volatile memory),如nor-FLASH、nand-FLASH等,用于储存数据。非易失性存储器技术是在关闭系统或者突然性、意外性关闭系统的时候数据不会丢失的技术,在系统充当着关键作用,如代码的存储、关键数据的存储。在操作外部存储器,或者说在擦写外部存储器的过程中出现系统掉电,可能导致外部存储器内容出错。所述系统掉电指的是系统电压从正常值变为0的一个过程,由于这个过程不是瞬间完成的,所以当电压开始掉落时,系统中的各个器件还会继续做自己的事情,直到电压掉到实际工作电压以下才停止工作。
比如,外部存储器的标定工作电压是3.3V-2.7V,那么当电压从3.3V掉到2.7V的过程中,外部存储器仍然可以正常工作。但是,如果从2.7V继续往下掉,由于还有一定的电压支撑,外部存储器仍可以运行,只是会处于一种不稳定状态,即也许还能工作,但不保证工作结果是对的。例如,此时收到一条擦除A地址的数据的命令,实际可能把A地址解析成B地址,然后就把B地址的数据擦除了,或者收到写A地址的命令,却写到了B地址上。因此要让外部存储器可靠稳定,就必须保证各种场景下的掉电安全。例如,系统更新过程随机掉电,不能导致系统无法启动,或者正常读写外部存储器过程中掉电,最多正在传输的数据丢掉,但不能导致外部存储器其他数据出错,否则轻则丢数据,重则直接变砖无法启动。
所以,所述外部存储器可靠存储系统通过控制芯片对外部存储器进行掉电保护。具体的,所述控制芯片包括低电压检测单元和外部存储控制单元。其中,所述低电压检测单元与外部存储控制单元以及外部存储器分别连接,用于检测控制芯片的输入电压值,并在检测到输入电压值低于预设电压值时产生低电压有效信号。如上所述,当外部存储器的标定工作电压是3.3V-2.7V时,优选地,可以把预设电压值设置为3.0V,如此便可以早于外部存储器正常工作电压之前执行掉电保护。当低电压检测单元检测到输入电压值低于3.0V时,产生低电压有效信号并传输给外部存储控制单元,使其停止工作;同时也将低电压有效信号传输给外部存储器,使其停止工作或进入休眠状态,从而避免外部存储器因电压异常问题而被改写。
作为其中一种实施方式,所述系统包括VCC电源和VDD电源。其中,所述VCC电源和所述VDD电源分别与所述低电压检测单元连接,以进行芯片内部电压监测。这样设置使得监测点更为准确,且传输延时小,低电压检测单元可以及时掌握控制芯片的输入电压值及其变化。在检测到所述VCC电源或所述VDD电源的电压值低于预设电压值时,低电压检测单元会立刻产生低电压有效信号并传输至相应的位置。需要说明的是,所述控制芯片包括IO管脚和内部数字逻辑电路,所述内部数字逻辑电路由VDD电源供电,所述IO管脚由VCC电源供电,同时,所述VCC电源还为外部存储器供电。
作为其中一种实施方式,所述外部存储器与所述外部存储控制单元通过外部通信总线连接,可选地,所述外部通信总线为AHB总线。当所述外部存储控制单元接收到所述中央处理单元发出的停止数据传输的指令后,停止向所述外部存储器传输数据,确保所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务。需要说明的是,所述外部存储控制单元(External Memory Controller,EMC)包括外部存储器配置寄存器和外部存储器接口等,它连接在AHB总线上,用于管理外部存储器。所述外部存储控制单元为AHB总线和外部存储器提供了接口,使得控制芯片得以扩展外部存储器,同时也解决了控制芯片与外部存储器之间的芯片同步问题,实现外部数据交互。中央处理单元如果需要读写外部存储器上的数据,通过AHB总线跟外部存储控制单元交流即可。
本实用新型实施例提供一种外部存储器可靠存储方法,所述方法通过所述外部存储器可靠存储系统实现,所述方法包括:低电压检测单元实时检测控制芯片的输入电压值,当检测到输入电压值低于预设电压值时产生低电压有效信号,然后控制所述外部存储控制单元和外部存储器停止工作;同时,低电压检测单元将所述低电压有效信号传输给所述中央处理单元,使得所述中央处理单元发出让所述外部存储控制单元停止数据传输的指令。
与现有技术相比,本实用新型所述的技术方案通过在控制芯片中集成用于检测控制芯片的输入电压值的低电压检测单元,使得输入电压值在低于预设电压值时可以及时强制外部存储控制单元以及外部存储器停止读写,避免外部存储器出现非正常的数据篡改或掉码的情况,解决了外部数据交互不可靠的问题,同时中央处理单元发出的停止数据传输的指令也确保了所述外部存储控制单元在低电压的情况下不执行与数据传输相关的任务,从根本上杜绝了外部存储器因掉电问题而导致的数据出错的可能性。
另外,在本实用新型的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (6)
1.一种控制芯片,其特征在于,所述控制芯片包括低电压检测单元和外部存储控制单元;其中,
低电压检测单元用于检测控制芯片的输入电压值,当检测到输入电压值低于预设电压值时产生低电压有效信号;所述低电压检测单元包括第一通信接口和第二通信接口,所述第一通信接口用于将所述低电压有效信号传输至外部存储控制单元并控制所述外部存储控制单元停止工作,所述第二通信接口用于将所述低电压有效信号传输至外部存储器并控制所述外部存储器停止工作。
2.根据权利要求1所述的一种控制芯片,其特征在于,所述控制芯片还包括中央处理单元,所述中央处理单元分别与所述低电压检测单元和所述外部存储控制单元连接,用于在接收到所述低电压检测单元输出的低电压有效信号后,发出让所述外部存储控制单元停止数据传输的指令。
3.根据权利要求2所述的一种控制芯片,其特征在于,所述外部存储控制单元通过外部通信总线与所述外部存储器连接;当所述外部存储控制单元接收到所述中央处理单元发出的停止数据传输的指令后,控制所述外部通信总线停止工作。
4.一种外部存储器可靠存储系统,其特征在于,包括权利要求1至3任一项所述的控制芯片以及外部存储器,所述外部存储器与所述低电压检测单元连接,当所述外部存储器接收到所述低电压有效信号后停止工作。
5.根据权利要求4所述的一种外部存储器可靠存储系统,其特征在于,所述系统包括VCC电源和VDD电源;所述VCC电源和所述VDD电源分别与所述低电压检测单元连接,当所述低电压检测单元检测到所述VCC电源或所述VDD电源的电压值低于预设电压值时,产生所述低电压有效信号;其中,所述VCC电源还与所述外部存储器连接。
6.根据权利要求4所述的一种外部存储器可靠存储系统,其特征在于,所述外部存储器与所述外部存储控制单元连接;当所述外部存储控制单元接收到所述控制芯片发出的停止数据传输的指令后,停止向所述外部存储器传输数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122304480.9U CN216719504U (zh) | 2021-09-23 | 2021-09-23 | 一种控制芯片及外部存储器可靠存储系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122304480.9U CN216719504U (zh) | 2021-09-23 | 2021-09-23 | 一种控制芯片及外部存储器可靠存储系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216719504U true CN216719504U (zh) | 2022-06-10 |
Family
ID=81871302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122304480.9U Active CN216719504U (zh) | 2021-09-23 | 2021-09-23 | 一种控制芯片及外部存储器可靠存储系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216719504U (zh) |
-
2021
- 2021-09-23 CN CN202122304480.9U patent/CN216719504U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8510584B1 (en) | Ultra low power sleep mode | |
US8949502B2 (en) | PCIe NVRAM card based on NVDIMM | |
US5793774A (en) | Flash memory controlling system | |
US8605533B2 (en) | Apparatus and method for protecting data in flash memory | |
CN107544919B (zh) | 数据储存装置的数据储存方法 | |
US5640357A (en) | Storage device using dynamic RAM | |
KR20150030190A (ko) | 메모리 칩 전력 관리 | |
US6484270B1 (en) | Electric device with flash memory built-in | |
TW202008174A (zh) | 斷電保護方法及系統 | |
KR100471182B1 (ko) | 레디/비지 핀을 이용하여 내부 전압 레벨을 알리는 반도체메모리 장치 | |
JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
CN216719504U (zh) | 一种控制芯片及外部存储器可靠存储系统 | |
US5925139A (en) | Microcomputer capable of preventing writing errors in a non-volatile memory | |
US20180232303A1 (en) | Method and Apparatus for Controlling a Non-Volatile Digital Information Memory | |
CN113724751A (zh) | 一种电源管理芯片、存储器保护系统及方法 | |
CN113724761A (zh) | 一种控制芯片、外部存储器可靠存储系统及方法 | |
JPH11203266A (ja) | マイクロコンピュータ | |
US20190079816A1 (en) | Operating method of memory controller, storage device including the same, and operating method of storage device | |
CN216212350U (zh) | 一种电源管理芯片及存储器保护系统 | |
US6813191B2 (en) | Microcomputer with nonvolatile memory protected against false erasing or writing | |
US11307636B2 (en) | Semiconductor storing apparatus and flash memory operation method | |
US6760672B2 (en) | Automatic detection of battery-backed data integrity in volatile memory | |
JP2007206775A (ja) | メモリコントローラおよびフラッシュメモリシステム | |
TWI512623B (zh) | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 | |
CN110908673B (zh) | 数字电源芯片烧录方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |