CN216649649U

CN216649649U - 毛刺滤波器

Info

Publication number: CN216649649U
Application number: CN202123443741.1U
Authority: CN
Inventors: 张弛; 赵辉
Original assignee: Nationz Technologies Inc
Current assignee: Nationz Technologies Inc
Priority date: 2021-12-29
Filing date: 2021-12-29
Publication date: 2022-05-31
Anticipated expiration: 2031-12-29

Abstract

本申请公开了一种毛刺滤波器，包括延迟电路与相位跟随电路，延迟电路与信号源连接，用于将信号源输出的初始脉冲信号进行延迟处理，以输出延迟脉冲信号，相位跟随电路，相位跟随电路与延迟电路的输出端、及信号源连接，用于根据延迟脉冲信号对初始脉冲信号进行滤波处理，以输出目标脉冲信号，若当前时刻相位跟随电路接收到的初始脉冲信号与延迟脉冲信号相位相同，则相位跟随电路输出的目标脉冲信号为初始脉冲信号，若当前时刻相位跟随电路接收到的初始脉冲信号与延迟脉冲信号相位相反，则相位跟随电路输出的目标脉冲信号与上一时刻输出的目标脉冲信号相同。因此本毛刺滤波器可以稳定地实现毛刺滤波，并简化毛刺滤波器结构减少占用空间。

Description

毛刺滤波器

技术领域

本申请涉及集成电路领域，尤其涉及一种毛刺滤波器。

背景技术

连续的脉冲信号中往往会出现一些不正确的时间较短的窄方波信号，这些窄方波信号又被称为毛刺信号，毛刺信号可能导致数字电路工作异常、通讯失败，在数字电路设计时，在容易出现毛刺的信号通路上增加毛刺滤波器。

但现有的毛刺滤波器滤波效果不足且容易被所处环境影响不够稳定，同时现有毛刺滤波器结构较为复杂，占用较大空间。

因此，如何提升毛刺滤波器的滤波效果，并且简化毛刺滤波器结构，缩小占用空间，是本领域技术人员正在研究的热门课题。

实用新型内容

本申请提供一种毛刺滤波器，旨在稳定地实现毛刺滤波，并简化毛刺滤波器结构减少占用空间。

本申请提供的一种毛刺滤波器，包括：

延迟电路，延迟电路与信号源连接，用于将信号源输出的初始脉冲信号进行延迟处理，以输出延迟脉冲信号；

相位跟随电路，相位跟随电路与延迟电路的输出端、及信号源连接，用于根据延迟脉冲信号对初始脉冲信号进行滤波处理，以输出目标脉冲信号；

其中，若当前时刻相位跟随电路接收到的初始脉冲信号与延迟脉冲信号相位相同，则相位跟随电路输出的目标脉冲信号为初始脉冲信号，若当前时刻相位跟随电路接收到的初始脉冲信号与延迟脉冲信号相位相反，则相位跟随电路输出的目标脉冲信号与上一时刻输出的目标脉冲信号相同。

本申请提供的毛刺滤波器包括延迟电路以及相位跟随电路，延迟电路与信号源连接，用于将信号源输出的初始脉冲信号进行延迟处理，以输出延迟脉冲信号，相位跟随电路与延迟电路的输出端、及信号源连接，用于根据延迟脉冲信号对初始脉冲信号进行滤波处理，以输出目标脉冲信号，其中，若当前时刻相位跟随电路接收到的初始脉冲信号与延迟脉冲信号相位相同，则相位跟随电路输出的目标脉冲信号为初始脉冲信号，若当前时刻相位跟随电路接收到的初始脉冲信号与延迟脉冲信号相位相反，则相位跟随电路输出的目标脉冲信号与上一时刻输出的目标脉冲信号相同以稳定地实现毛刺滤波，并简化毛刺滤波器结构减少占用空间。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

图1为本申请实施例提供的一种毛刺滤波器的框图结构示意图；

图2为本申请实施例提供的相位跟随电路中各脉冲信号的波形示意图；

图3为本申请实施例提供的一种毛刺滤波器的延迟电路的结构示意图；

图4为本申请实施例提供的一种毛刺滤波器的比较器的结构示意图；

图5为本申请实施例提供的一种毛刺滤波器的相位跟随电路的结构示意图；

1、毛刺滤波器；100、延迟电路；110、充放模块；120、翻转模块；121、比较器；122、正输入单元；123、负输入单元；130、电容单元；140、充放单元；141、充电电流源；142、放电电流源；143、充电开关；144、放电开关；145、控制器；200、相位跟随电路；210、比较模块；211、高电平信号源；212、低电平信号源；213、第一信号源开关；214、第二信号源开关；220、反相模块；S1、初始脉冲信号；S2、延迟脉冲信号；S3、目标脉冲信号；G1、第一毛刺；G2、第二毛刺；M1、第一开关管；M2、第二开关管；M3、第三开关管；M4、第四开关管；M5、第五开关管；M6、第六开关管；M7、第七开关管；M8、第八开关管；M9、第九开关管；M10、第十开关管；M11、第十一开关管；M12、第十二开关管；P1、电压输出点；P2、电压平衡点；V1、第一预设电压源；V2、第二预设电压源；V3、第三预设电压源。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

参照图1，图1为实施例提供的一种毛刺滤波器1的框图结构示意图。

如图1所示，本申请提供的毛刺滤波器1用于滤除信号源输出的初始脉冲信号S1中的毛刺以得到目标脉冲信号S3，毛刺滤波器1包括延迟电路100以及相位跟随电路200，延迟电路100与信号源连接，用于对信号源输出的初始脉冲信号S1进行延迟处理，以输出延迟脉冲信号S2，相位跟随电路200与延迟电路100的输出端、及信号源连接，用于根据延迟脉冲信号S2对初始脉冲信号S1进行滤波处理，以输出目标脉冲信号S3，其中，若当前时刻相位跟随电路200接收到的初始脉冲信号S1与延迟脉冲信号S2相位相同，则相位跟随电路200输出的目标脉冲信号S3为初始脉冲信号S1，若当前时刻相位跟随电路200接收到的初始脉冲信号S1与延迟脉冲信号S2相位相反，则相位跟随电路200输出的目标脉冲信号S3与上一时刻输出的目标脉冲信号S3相同以稳定地实现毛刺滤波，并简化毛刺滤波器1的结构以减少占用空间。

如图2所示，经延迟电路延迟处理后得到的延迟脉冲信号S2与初始脉冲信号S1的时间差为τ，即t1-t3、t2-t4、t5-t7、及t6-t8之间的时间长度都是τ，相位跟随电路200用于根据当前时刻输入的初始脉冲信号S1与延迟脉冲信号S2输出目标脉冲信号S3，以实现毛刺滤波。示例性地，在t1-t2时段，初始脉冲信号S1存在第一毛刺G1，即初始脉冲信号S1为高电平而延迟脉冲信号S2为低电平，此时初始脉冲信号S1与延迟脉冲信号S2相位相反，则相位跟随电路200输出的目标脉冲信号S3与上一时刻输出的目标脉冲信号S3相位相同，即保持t1之前的低电平输出。在t2-t3时段，初始脉冲信号S1为低电平且延迟脉冲信号S2也为低电平，此时初始脉冲信号S1与延迟脉冲信号S2相位相同，则相位跟随电路200输出的目标脉冲信号S3为初始脉冲信号S1，即输出低电平。在t2-t3时段，初始脉冲信号S1为低电平而延迟脉冲信号S2为高电平，此时初始脉冲信号S1与延迟脉冲信号S2相位相反，则相位跟随电路200输出的目标脉冲信号S3与上一时刻输出的目标脉冲信号S3相位相同，即保持t3之前的低电平输出，从而消除第一毛刺G1。

而在t5-t6时段，初始脉冲信号S1存在第二毛刺G2，即初始脉冲信号S1为低电平而延迟脉冲信号S2为高电平，此时初始脉冲信号S1与延迟脉冲信号S2相位相反，则相位跟随电路200输出的目标脉冲信号S3与上一时刻输出的目标脉冲信号S3相位相同，即保持t5之前的高电平输出。在t6-t7时段，初始脉冲信号S1为高电平且延迟脉冲信号S2也为高电平，此时初始脉冲信号S1与延迟脉冲信号S2相位相同，则相位跟随电路200输出的目标脉冲信号S3为初始脉冲信号S1，即输出高电平。在t7-t8时段，初始脉冲信号S1为高电平而延迟脉冲信号S2为低电平，此时初始脉冲信号S1与延迟脉冲信号S2相位相反，则相位跟随电路200输出的目标脉冲信号S3与上一时刻输出的目标脉冲信号S3相位相同，即保持t8之前的高电平输出，从而消除第二毛刺G2。

综上，低电平时出现的第一毛刺G1以及高电平时出现的第二毛刺G2均可被相位跟随电路200滤除，且第一毛刺G1与第二毛刺G2的时间长度需小于时间长度τ，此时相位跟随电路200的滤波宽度即为时间长度τ，且输出的目标脉冲信号S3比起初始脉冲信号S1延迟了时间长度τ，因此，本申请提供的毛刺滤波器1通过相位跟随电路200实现了稳定且简便的毛刺滤波。

如图3所示，在一些实施方式中，延迟电路100包括充放模块110以及连接于充放模块110的翻转模块120，其中，充放模块110包括电容单元130以及连接于电容单元130的充放单元140，充放单元140与信号源连接，用于根据信号源发送的初始脉冲信号S1给电容单元130进行充电或放电，翻转模块120的输入端与电容单元130连接，且翻转模块120的输出端与相位跟随电路200连接，翻转模块120用于根据输入端电压输出延迟脉冲信号S2，而电容单元130一端与充放单元140连接，另一端接地。

在一些实施方式中，充放单元140包括充电电流源141、放电电流源142、充电开关143及放电开关144，其中，充电开关143的第一端与充电电流源141连接，且充电开关143的第二端与电容单元130连接，充电电流源141、充电开关143、以及电容单元130组成充电支路，充电开关143的控制端与信号源连接，并根据信号源输出的初始脉冲信号S1控制充电支路的通断，且当充电支路导通时放电电流源142为电容单元130充电，放电开关144的第一端与放电电流源142连接，且充电开关143的第二端与电容单元130连接，放电电流源142、放电开关144、以及电容单元130组成放电支路，放电开关144的控制端与信号源连接，并根据信号源输出的初始脉冲信号S1控制放电支路的通断，且当放电支路导通时放电电流源142为电容单元130放电。

具体的，信号源向充电开关143输出初始脉冲信号S1，充电开关143根据初始脉冲信号S1的电平高低控制充电支路的通断，信号源向放电开关144输出初始脉冲信号S1，放电开关144根据初始脉冲信号S1的电平高低控制放电支路的通断，且放电开关144与充电开关143的开关逻辑相反，即放电开关144与充电开关143中的一者在初始脉冲信号S1为高电平时开启，另一者在初始脉冲信号S1为低电平时开启。

示例性的，充电开关143与放电开关144中的一者可以采用PMOS管，另一者可以采用NMOS管。下面以充电开关143为NMOS管且放电开关144为PMOS管为例进行具体说明，当初始脉冲信号S1由高电平信号变为低电平信号时，NMOS管导通且PMOS管截止，即充电支路导通而放电支路断开，充电电流源141为电容单元130充电，使电容单元130的电压上升，与电容单元130连接的翻转模块120输入端的电压也随之上升，当翻转模块120输入端的电压上升至预设的翻转电压值时，翻转模块120翻转输入端电压以输出低电平信号，通过对电容单元130进行充电实现了对初始脉冲信号S1的延迟处理。而当初始脉冲信号S1由低电平信号变为高电平信号时，NMOS管截止且PMOS管导通，即放电支路导通而充电支路断开放电电流源142为电容单元130放电，使电容单元130的电压下降，与电容单元130连接的翻转模块120输入端的电压也随之下降，当翻转模块120输入端的电压下降至预设的翻转电压值，翻转模块120翻转输入端电压以输出高电平信号，其中，上述翻转模块120的翻转电压值可以为翻转模块120预先标定的参考电压。

因此，本申请提供的毛刺滤波器1通过充放模块110与翻转模块120的配合实现了对初始脉冲信号S1的延迟处理，得到了延迟脉冲信号S2。

进一步的，充放单元140还包括控制器145，控制器145与充电电流源141、及放电电流源142连接，用于调节充电电流源141以及放电电流源142输出的电流，并通过调节充电电流源141以及放电电流源142输出的电流对延迟电路的延迟时间进行调整。

可以理解的是，充电电流源141通过充电支路为电容单元130充电，若电容单元130的电容固定为C，与翻转模块120对应的翻转电压值固定为V，充电电流源141输出的电流大小为I₁，放电电流源142输出的电流大小为I₂，则当电容单元130的电压上升至预设电压V时，翻转模块120的输出发生翻转输出低电平信号，此时的上升延迟为(C*V)/I₁，当电容单元130的电压上升至预设电压V时，翻转模块120的输出发生翻转输出高电平信号，此时的下降延迟为(C*V)/I₂。当充电电流源141输出的电流I₁与放电电流源142输出的电流I₂相同时，上升延迟与下降延迟相等，得到延时脉冲信号S2，且延时脉冲信号S2相对初始脉冲信号S1的延迟时间长度τ＝(C*V)/I₁＝(C*V)/I₂，因此通过设置与充电电流源141、及放电电流源142连接的控制器145，并通过控制器145控制充电电流源141输出的电流I₁的大小、及放电电流源142输出的电流I₂的大小可调整延时脉冲信号S2相对初始脉冲信号S1的延迟时间长度τ，也即滤波宽度，实现了延迟时间及滤波宽度的精确调控。

同时，基于延迟时间长度τ的计算式，通过控制器145控制充电电流源141输出的电流I₁与放电电流源142输出的电流I₂的大小，可以进一步地减少电容单元130的电容C，并减少电容单元130的尺寸，从而在减少毛刺滤波器1占用面积的同时，实现较大的滤波宽度τ。

在一些实施方式中，翻转模块120包括反相器，反相器的输入端与电容单元130连接，比较器121的输出端与相位跟随电路200连接，反相器用于根据输入端的电压与预设电压的大小关系输出电平信号以生成延迟脉冲信号S2，其中，预设电压为反相器预先标定的参考电压。

如图4所示，在另一些实施方式中，翻转模块120包括比较器121，比较器121的正输入端与电容单元130连接，比较器121的负输入端与第一预设电压源V1连接，比较器121的输出端与相位跟随电路200连接，比较器121用于根据正输入端的电压与负输入端的大小关系输出延迟脉冲信号S2。

在一些实施方式中，比较器121包括正输入单元122与负输入单元123，正输入单元122与比较器121的输入端连接，负输入单元123与正输入单元122、及相位跟随电路200的输入端连接。

具体的，正输入单元122包括第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4、负输入单元123包括第五开关管M5、第六开关管M6、第七开关管M7、第八开关管M8，其中，第一开关管M1、第二开关管M2、第三开关管M3、第四开关管M4串联于第二预设电压源V2与接地端之间，第五开关管M5、第六开关管M6、第七开关管M7、以及第八开关管M8串联于第三预设电压源V3与接地端之间，第二开关管M2与第三开关管M3的控制端与电容单元130连接，第二开关管M2与第三开关管M3连接处设置有电压输出点P1，相位跟随电路200与电压输出点P1连接，第二开关管M2与第三开关管M3的控制端与第一预设电压源V1连接，第二开关管M2与第三开关管M3连接处设置有电压平衡点P2，第一开关管M1的控制端、第四开关管M4的控制端、第五开关管M5的控制端、第八开关管M8的控制端、以及电压平衡点P2五者相互连接，且第一开关管M1、第二开关管M2、第五开关管M5、第六开关管M6在输入端为高电平时导通，第三开关管M3、第四开关管M4、第七开关管M7、第八开关管M8在输入端为低电平时导通。

通过设置连接于正输入单元122的负输入单元123，使得当正输入单元122输入的电压V0大于负输入单元123输入的电压V1时从电压输出点P1输出高电平信号，当负输入单元123输入的电压V1大于正输入单元122输入的电压V0时从电压输出点P1输出低电平信号。

如图5所示，在一些实施方式中，相位跟随电路200包括比较模块210与反相模块220，比较模块210包括输出端、与信号源连接的第一输入端、以及与延迟电路连接的第二输入端，信号源通过第一输入端向比较模块210输入初始脉冲信号S1，延迟电路通过第二输入端向比较模块210输入延时脉冲信号S2，反相模块220的输入端与比较模块210的输出端连接，用于对输入信号进行反相处理。若当前时刻第一输入端输入的初始脉冲信号S1与第二输入端输入的延迟脉冲信号S2相位相同，比较模块210向反相模块220传输与当前时刻初始脉冲信号S1相位相反的反相信号。若当前时刻第一输入端输入的初始脉冲信号S1与第二输入端输入的延迟脉冲信号S2相位相反，比较模块210保持与上一时刻相同的输出。

在一些实施方式中，比较模块210包括高电平信号源211、低电平信号源212、第一信号源开关213、及第二信号源开关214，其中，高电平信号源211、第一信号源开关213、及反相模块220组成高电平支路，高电平信号源211用于通过高电平支路向反相模块220输出高电平信号，第一信号源开关213一端连接高电平信号源211，另一端连接反相模块220的输入端，且当初始脉冲信号S1与延迟脉冲信号S2都为低电平时，第一信号源开关213导通，当第一输入端输入的初始脉冲信号S1与第二输入端输入的延迟脉冲信号S2相位相反时，即初始脉冲信号S1与延迟脉冲信号S2其中一者为高电平信号，另一者为低电平信号时，第一信号源开关213截止。而低电平信号源212、第二信号源开关214、及反相模块220组成低电平支路，低电平信号源212用于通过低电平支路向反相模块220输出低电平信号，第二信号源开关214一端连接低电平信号源212，另一端连接反相模块220的输入端，且当初始脉冲信号S1与延迟脉冲信号S2都为高电平时，第一信号源开关213导通，当第一输入端输入的初始脉冲信号S1与第二输入端输入的延迟脉冲信号S2相位相反时，即初始脉冲信号S1与延迟脉冲信号S2其中一者为高电平信号，另一者为低电平信号时，第二信号源开关214截止。

在一些实施方式中，第一信号源开关213包括第九开关管M9与第十开关管M10，其中，第九开关管M9的第一端与高电平输入端连接，第九开关管M9的第二端与第十开关管M10的第一端连接，第十开关管M10的第二端与反相模块220的输入端连接，第九开关管M9与第十开关管M10其中一者的控制端与信号源连接，另一者的控制端与延迟电路连接，且第九开关管M9在其控制端为低电平时导通，第十开关管M10在其控制端为低电平时导通。

第二信号源开关214包括第十一开关管M11与第十二开关管M12，其中，第十一开关管M11的第一端与反相模块220的输入端连接，第十一开关管M11的第二端与第十二开关管M12的第一端连接，第十二开关管M12的第二端与低电平信号源212连接，第十一开关管M11与第十二开关管M12其中一者的控制端与信号源连接，另一者的控制端与延迟电路连接，且第十一开关管M11在其控制端为高电平时导通，第十二开关管M12在其控制端为高电平时导通。

因此，在当前时刻向比较模块210输入延时脉冲信号S2与初始脉冲信号S1，当延时脉冲信号S2与初始脉冲信号S1相位相同，即两者都为高电平信号或低电平信号时，比较模块210在当前时刻向反相模块220输出的信号与初始脉冲信号S1相同。当延时脉冲信号S2与初始脉冲信号S1相位相反，即两者之一为高电平信号而另一者为低电平信号时，比较模块210在当前时刻向反相模块220输出的信号与上一时刻向反相模块220输出的信号相同。

可以理解的是，当第一输入端输入的初始脉冲信号S1与第二输入端输入的延迟脉冲信号S2相位相反时，即初始脉冲信号S1与延迟脉冲信号S2其中一者为高电平信号，另一者为低电平信号时，第九开关管M9与第十开关管M10中的一者截止，第十一开关管M11与第十二开关管M12中的一者截止，因此此时第十开关管M10的第二端离地，既无电流输入也无电流输出，当前时刻第十开关管M10的第二端电压与上一时刻第十开关管M10的第二端电压保持相同，比较模块210在当前时刻向反相模块220输出的信号与上一时刻向反相模块220输出的信号相同。

在一些实施方式中，反相模块220为非逻辑门，非逻辑门连续地对比较模块210输出的信号翻转处理后，并输出目标脉冲信号S3。

综上，本申请提供的毛刺滤波器1包括延迟电路以及相位跟随电路200，延迟电路与信号源连接，用于将信号源输出的初始脉冲信号S1进行延迟处理，以输出延迟脉冲信号S2，相位跟随电路200与延迟电路的输出端、及信号源连接，用于根据延迟脉冲信号S2对初始脉冲信号S1进行滤波处理，以输出目标脉冲信号S3，若当前时刻相位跟随电路200接收到的初始脉冲信号S1与延迟脉冲信号S2相位相同，则相位跟随电路200输出的目标脉冲信号S3为初始脉冲信号S1，若当前时刻相位跟随电路200接收到的初始脉冲信号S1与延迟脉冲信号S2相位相反，则相位跟随电路200输出的目标脉冲信号S3与上一时刻输出的目标脉冲信号S3相同，因此本申请提供的毛刺滤波器1通过设置相位跟随电路200，并由相位跟随电路200根据延迟脉冲信号S2对初始脉冲信号S1实现了稳定的滤波处理，简化了毛刺滤波器1的结构，减少了占用空间。

进一步的，延迟电路100包括充放模块110以及连接于充放模块110的翻转模块120，充放模块110包括电容单元130以及连接于电容单元130的充放单元140，充放单元140包括用于输出充电电流为电容单元130充电的充电电流源141、以及用于输出放电电流为电容单元130放电的放电电流源142，通过控制充放单元140中充电电流与放电电流的数值，在减少毛刺滤波器1占用面积的同时，实现了较大的滤波宽度。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，这些均属于本申请的保护之内。

Claims

1.一种毛刺滤波器，其特征在于，包括：

延迟电路，所述延迟电路与信号源连接，用于将所述信号源输出的初始脉冲信号进行延迟处理，以输出延迟脉冲信号；

相位跟随电路，所述相位跟随电路与所述延迟电路的输出端、及所述信号源连接，用于根据所述延迟脉冲信号对所述初始脉冲信号进行滤波处理，以输出目标脉冲信号；

其中，若当前时刻所述相位跟随电路接收到的所述初始脉冲信号与所述延迟脉冲信号相位相同，则所述相位跟随电路输出的目标脉冲信号为所述初始脉冲信号，若当前时刻所述相位跟随电路接收到的所述初始脉冲信号与所述延迟脉冲信号相位相反，则所述相位跟随电路输出的目标脉冲信号与上一时刻输出的目标脉冲信号相同。

2.如权利要求1所述的毛刺滤波器，其特征在于，所述延迟电路包括：

充放模块，所述充放模块包括电容单元以及连接于所述电容单元的充放单元，所述充放单元与所述信号源连接，用于根据所述信号源发送的初始脉冲信号给所述电容单元充放电；

翻转模块，所述翻转模块的输入端与所述电容单元连接，且所述翻转模块的输出端与所述相位跟随电路连接，所述翻转模块用于根据输入端电压输出所述延迟脉冲信号。

3.如权利要求2所述的毛刺滤波器，其特征在于，所述充放单元包括：

充电电流源及放电电流源；

充电开关，所述充电开关的第一端与所述充电电流源连接，且所述充电开关的第二端与所述电容单元连接，所述充电开关的控制端与所述信号源连接；

放电开关，所述放电开关的第一端与所述放电电流源连接，且所述充电开关的第二端与所述电容单元连接，所述放电开关的控制端与所述信号源连接。

4.如权利要求3所述的毛刺滤波器，其特征在于，所述充放单元还包括控制器，所述控制器与所述充电电流源、及所述放电电流源连接，用于调节所述充电电流源以及所述放电电流源输出的电流。

5.如权利要求2所述的毛刺滤波器，其特征在于，所述翻转模块包括比较器，所述比较器的正输入端与所述电容单元连接，所述比较器的负输入端与第一预设电压源连接，所述比较器的输出端与所述相位跟随电路连接，所述比较器用于根据所述正输入端的电压与所述负输入端的大小关系输出所述延迟脉冲信号。

6.如权利要求5所述的毛刺滤波器，其特征在于，所述比较器包括正输入单元与负输入单元，所述正输入单元与所述比较器的输入端连接，所述负输入单元与所述正输入单元、及所述相位跟随电路的输入端连接。

7.如权利要求1-6任一项所述的毛刺滤波器，其特征在于，所述相位跟随电路包括：

比较模块，所述比较模块包括输出端、与所述信号源连接的第一输入端、以及与所述延迟电路连接的第二输入端；

反相模块，所述反相模块的输入端与所述比较模块的输出端连接，用于对输入信号进行反相处理；

若当前时刻所述第一输入端输入的所述初始脉冲信号与所述第二输入端输入的所述延迟脉冲信号相位相同，所述比较模块向所述反相模块传输与当前时刻所述初始脉冲信号相位相反的反相信号；

若当前时刻所述第一输入端输入的所述初始脉冲信号与所述第二输入端输入的所述延迟脉冲信号相位相反，所述比较模块保持与上一时刻相同的输出。

8.如权利要求7所述的毛刺滤波器，其特征在于，所述反相模块包括：

高电平信号源，所述高电平信号源用于输出高电平信号；

低电平信号源，所述低电平信号源用于输出低电平信号；

第一信号源开关，所述第一信号源开关一端连接所述高电平信号源，另一端连接所述反相模块的输入端，且当所述初始脉冲信号与所述延迟脉冲信号都为低电平时，所述第一信号源开关导通；

第二信号源开关，所述第二信号源开关一端连接所述低电平信号源，另一端连接所述反相模块的输入端，且当所述初始脉冲信号与所述延迟脉冲信号都为高电平时，所述第二信号源开关导通。

9.如权利要求8所述的毛刺滤波器，其特征在于，所述第一信号源开关包括第一开关管与第二开关管，其中，所述第一开关管的第一端与所述高电平输入端连接，所述第一开关管的第二端与所述第二开关管的第一端连接，所述第二开关管与所述反相模块的输入端连接；

所述第一开关管与所述第二开关管其中一者的控制端与所述信号源连接，另一者的控制端与所述延迟电路连接。

10.如权利要求8所述的毛刺滤波器，其特征在于，所述第二信号源开关包括第三开关管与第四开关管，其中，所述第三开关管的第一端与所述反相模块的输入端连接，所述第三开关管的第二端与所述第四开关管的第一端连接，所述第四开关管的第二端与所述低电平信号源连接；

所述第三开关管与所述第四开关管其中一者的控制端与所述信号源连接，另一者的控制端与所述延迟电路连接。