CN216561758U - 基于分布式缓存的ct整机数据传输结构 - Google Patents
基于分布式缓存的ct整机数据传输结构 Download PDFInfo
- Publication number
- CN216561758U CN216561758U CN202122328703.5U CN202122328703U CN216561758U CN 216561758 U CN216561758 U CN 216561758U CN 202122328703 U CN202122328703 U CN 202122328703U CN 216561758 U CN216561758 U CN 216561758U
- Authority
- CN
- China
- Prior art keywords
- data
- con
- agg
- slip ring
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Apparatus For Radiation Diagnosis (AREA)
Abstract
本实用新型属于断层扫描医疗器械技术领域，具体涉及基于分布式缓存的CT整机数据传输结构。基于分布式缓存的CT整机数据传输结构包括M排探测器模块板MOD、若干个数据第一级聚合板Con、数据第二级聚合板Agg、滑环RF环道和重建引擎，M≥256；每个数据第一级聚合板Con至少与8排探测器模块板MOD通信连接；所有数据第一级聚合板Con均与数据第二级聚合板Agg通信连接；所述数据第二级聚合板Agg、滑环RF环道和重建引擎依次通信连接；各个Con和Agg均搭载FPGA芯片；各个Con均还搭载用于缓存的内存条DDR。本实用新型具有能够使滑环速率满足探测器向滑环传输的速率且节约成本的特点。
Description
技术领域
本实用新型属于断层扫描医疗器械技术领域，具体涉及基于分布式缓存的CT整机数据传输结构。
背景技术
现有的256+排CT整机由于探测器宽度的增加，机架转速的提高，飞焦点模式的加入，导致探测器每秒钟产生的数据量剧增。而探测器位于机架的旋转端，重建引擎位于机架的静止端，因此数据需通过滑环由探测器传递给重建引擎，然而现有滑环速率不足，数据传输速率慢。
为了解决上述问题，现有技术有以下解决方案：
1.提高滑环RF环的单环的速率，但缺点在于现有的相关技术不成熟，成本太高；
2.增加滑环RF环的环道数量，但缺点在于增加环道会大大提高成本，多个RF环之间会相互影响，滑环会变重变厚不方便安装维护。
因此，设计一种低成本的基于分布式缓存的CT整机数据传输结构，就显得十分必要。
例如，申请号为CN201310740157.3的中国专利文献描述的基于以太网协议的CT滑环通讯链路及其通讯方法，其通讯方法包括步骤：1.构造一个CT滑环通讯链路，链路上的器件从发送端到接收端的顺序依次为：共模抑制器、交流耦合变压器、滑环、交流耦合变压器、共模抑制器；2.对以太网的链路层数据包进行如下改造：增加链路层的数据帧类型的数量来满足发送实时的数据包；3.对通信协议进行如下改造：重新封装链路层数据包，定义链路层的不同优先级的数据包，及定义高优先级数据包的可抢占式发送模式；4.将改造后的链路层数据包放到采用滑环的物理层上进行传输。虽然简化的滑环电气设计连接可靠简单、成本低廉，改造的以太网协议利用的成熟协议，通信可靠，兼顾实时性能，且有效降低设计的复杂性并具有良好的扩展能力，但是其缺点在于，仍然存在滑环速率不足，数据传输速率慢的问题。
实用新型内容
本实用新型是为了克服现有技术中，现有滑环速率不足，无法满足探测器向滑环传输数据速率的问题，提供了一种能够使滑环速率满足探测器向滑环传输的速率且节约成本的基于分布式缓存的CT整机数据传输结构。
为了达到上述实用新型目的，本实用新型采用以下技术方案：
基于分布式缓存的CT整机数据传输结构，包括M排探测器模块板MOD、若干个数据第一级聚合板Con、数据第二级聚合板Agg、滑环RF环道和重建引擎，M≥256；每个数据第一级聚合板Con至少与8排探测器模块板MOD通信连接；所有数据第一级聚合板Con均与数据第二级聚合板Agg通信连接；所述数据第二级聚合板Agg、滑环RF环道和重建引擎依次通信连接；各个数据第一级聚合板Con和所述数据第二级聚合板Agg均搭载FPGA芯片；各个数据第一级聚合板Con均还搭载用于缓存的内存条DDR。
作为优选，所述数据第二级聚合板Agg接收27个数据第一级聚合板Con传输的数据。
作为优选，各个数据第一级聚合板Con上搭载的内存条DDR的容量均为24Gb。
作为优选，各个数据第一级聚合板Con上搭载的内存条DDR均为两条，每条内存条DDR的容量均为16Gb。
作为优选，所述滑环RF环道的单环速率为10Gbps。
作为优选，每排探测器模块板MOD均包括一个探测器模块板MOD。
本实用新型与现有技术相比，有益效果是：(1)本实用新型在不影响重建引擎实时重建速度的情况下，通过分布式的缓存将探测器向滑环传输的速率降低至现有滑环速率能够满足的水平；(2)本实用新型与在提高滑环速率的方案相比，更加节约成本。
附图说明
图1为现有技术中256排CT整机数据传输结构的一种结构示意图；
图2为本实用新型基于分布式缓存的CT整机数据传输结构的一种结构示意图。
图中：探测器模块板1、数据第一级聚合板2、数据第二级聚合板3、滑环RF环道4、重建引擎5。
具体实施方式
为了更清楚地说明本实用新型实施例，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
图1所示为现有的256排CT整机数据传输结构。其中，数据第一级聚合板2Con，接收8个探测器模块板1MOD的数据；数据第二级聚合板3Agg，搭载FPGA和DDR缓存，并接收27个Con的数据。实际实施中为了保证传输的误码率，Agg在将数据传递给滑环前，会对数据进行编码，通常采用8/10编码，三个滑环RF环道4每秒实际的传输总量为30×0.8＝24Gb＜28.9Gb，因此需要在添加DDR缓存。每秒钟剩余的数据量为4.9Gb，12.5秒剩余的总数据量为62Gb，此处选用容量大于62Gb的DDR4缓存即可。
考虑到一圈数据进入重建引擎5进行处理得到重建图像的时间至少需要10秒，在连续扫描中只需控制将一圈数据在10秒内传至重建引擎即可不影响重建引擎的实时成像，将剩余的数据缓存在探测器内的DDR上。因此，本实用新型提出以下改进后的CT整机数据传输结构。
实施例1：
如图2所示的基于分布式缓存的CT整机数据传输结构，包括256排探测器模块板MOD、若干个数据第一级聚合板Con、数据第二级聚合板Agg、滑环RF环道和重建引擎；每个数据第一级聚合板Con与8排探测器模块板MOD通信连接；所有数据第一级聚合板Con均与数据第二级聚合板Agg通信连接；所述数据第二级聚合板Agg、滑环RF环道和重建引擎依次通信连接；各个数据第一级聚合板Con和所述数据第二级聚合板Agg均搭载FPGA芯片；各个数据第一级聚合板Con均还搭载用于缓存的内存条DDR。
其中，本实施例将图1中滑环RF环道数量由3个改进为1个，单环速率为10Gbps。
以图1为例，0.25秒转速飞焦点模式下单次扫描最大扫描圈数为50圈，以此种模式连续扫描12.5秒。其中探测器包含864×256＝221184个像素点，每个像素点有16bit，机架每圈产生2048个数据。则单圈数据量为2048×221184×24＝7.3Gb，100圈的总数据量为730Gb。每秒钟的最大数据量：4×2048×221184×16＝28.9Gb。最高转速0.25秒转速下每秒钟机架旋转四圈。
进一步的，所述数据第二级聚合板Agg接收27个数据第一级聚合板Con传输的数据。
进一步的，每排探测器模块板MOD均包括一个探测器模块板MOD。
进一步的，各个数据第一级聚合板Con上搭载的内存条DDR的容量均为24Gb。
当滑环RF环道数量由3个改进为1个，12.5秒剩余的总数据量为730Gb-12.5×10×0.8＝630Gb。若将如此大容量的DDR全部置于Agg上，则有如下问题：
1.没有合适的FPGA芯片能驱动容量如此大的DDR，即便有FPGA开发时综合耗时也将时难以接受的；
2.需要很多DDR芯片颗粒组合起来才能达到此容量，由于Agg基板空间有限，芯片的布局布线十分困难。
3.采用DIMM形式的DDR内存条，由于探测器在高速旋转，此种连接方式并不牢固。
4.将如此多的DDR芯片颗粒置于Agg上，后期维修替换的成本过高。
由于每个Con上均搭载FPGA芯片，若将630Gb分摊至每个Con，每个Con上需要搭载630/27＝24Gb的DDR用于缓存。24Gb的DDR有大量型号的FPGA芯片能够驱动，同时27个Con上的FPGA固件是一样的，降低了开发的难度。
实施例2：
与实施例1的不同之处在于，各个数据第一级聚合板Con上搭载的内存条DDR为两条，每条内存条DDR的容量均为16Gb。内存条DDR的型号为DDR4。用两条容量为16Gb的内存条DDR代替一条24Gb的DDR。16Gb的DDR4同样有大量型号的FPGA芯片能够驱动。
每个Con只需搭载两片每片16Gb的DDR4，能够使布局布线简单，且后期维修替换的成本低。
本实用新型在不影响重建引擎实时重建速度的情况下，通过分布式的缓存将探测器向滑环传输的速率降低至现有滑环速率能够满足的水平；本实用新型与在提高滑环速率的方案相比，更加节约成本。
以上所述仅是对本实用新型的优选实施例及原理进行了详细说明，对本领域的普通技术人员而言，依据本实用新型提供的思想，在具体实施方式上会有改变之处，而这些改变也应视为本实用新型的保护范围。
Claims (6)
1.基于分布式缓存的CT整机数据传输结构，其特征在于，包括M排探测器模块板MOD、若干个数据第一级聚合板Con、数据第二级聚合板Agg、滑环RF环道和重建引擎，M≥256；每个数据第一级聚合板Con至少与8排探测器模块板MOD通信连接；所有数据第一级聚合板Con均与数据第二级聚合板Agg通信连接；所述数据第二级聚合板Agg、滑环RF环道和重建引擎依次通信连接；各个数据第一级聚合板Con和所述数据第二级聚合板Agg均搭载FPGA芯片；各个数据第一级聚合板Con均还搭载用于缓存的内存条DDR。
2.根据权利要求1所述的基于分布式缓存的CT整机数据传输结构，其特征在于，所述数据第二级聚合板Agg接收27个数据第一级聚合板Con传输的数据。
3.根据权利要求2所述的基于分布式缓存的CT整机数据传输结构，其特征在于，各个数据第一级聚合板Con上搭载的内存条DDR的容量均为24Gb。
4.根据权利要求2所述的基于分布式缓存的CT整机数据传输结构，其特征在于，各个数据第一级聚合板Con上搭载的内存条DDR均为两条，每条内存条DDR的容量均为16Gb。
5.根据权利要求3或4所述的基于分布式缓存的CT整机数据传输结构，其特征在于，所述滑环RF环道的单环速率为10Gbps。
6.根据权利要求3或4所述的基于分布式缓存的CT整机数据传输结构，其特征在于，每排探测器模块板MOD均包括一个探测器模块板MOD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122328703.5U CN216561758U (zh) | 2021-09-26 | 2021-09-26 | 基于分布式缓存的ct整机数据传输结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202122328703.5U CN216561758U (zh) | 2021-09-26 | 2021-09-26 | 基于分布式缓存的ct整机数据传输结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216561758U true CN216561758U (zh) | 2022-05-17 |
Family
ID=81563581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202122328703.5U Active CN216561758U (zh) | 2021-09-26 | 2021-09-26 | 基于分布式缓存的ct整机数据传输结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216561758U (zh) |
-
2021
- 2021-09-26 CN CN202122328703.5U patent/CN216561758U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
| US11249837B2 (en) | Flit-based parallel-forward error correction and parity | |
| CN103825696B (zh) | 一种基于fpga实现光纤高速实时通信的装置 | |
| CN104982018B (zh) | 将高速多通道链路中的通道与互连之间的训练模式序列解相关 | |
| US8719659B2 (en) | Storage apparatus and fault diagnosis method | |
| US20050034049A1 (en) | Communication between multi-processor clusters of multi-cluster computer systems | |
| US20050034007A1 (en) | Synchronized communication between multi-processor clusters of multi-cluster computer systems | |
| CN109495519B (zh) | 物理编码电路及高速接口协议交换芯片 | |
| CN101656885B (zh) | 多核处理器中并行解码的方法和装置 | |
| US7395347B2 (en) | Communication between and within multi-processor clusters of multi-cluster computer systems | |
| CN108256643A (zh) | 一种基于hmc的神经网络运算装置和方法 | |
| EP4120094A1 (en) | Data processing method and apparatus, and heterogeneous system | |
| CN216561758U (zh) | 基于分布式缓存的ct整机数据传输结构 | |
| CN104796652B (zh) | 一种基于srio传输视频帧的数据传输方法和装置 | |
| DE102019128383A1 (de) | Verfahren und vorrichtung zum synchronen signalisierenzwischen link-partnern in einer hochgeschwindigkeitsverbindung | |
| CN103885900B (zh) | 数据访问处理方法、PCIe设备和用户设备 | |
| CN116701271B (zh) | Ucie适配层的兼容多种批长度的数据传输模块和方法 | |
| CN106603276A (zh) | 一种serdes链路组的故障处理方法和故障处理装置 | |
| TW200845686A (en) | Network device and transmission method thereof | |
| JP2009116732A (ja) | 情報処理装置及び情報処理方法 | |
| Costa et al. | Wall screen: an ultra-high definition video-card for the internet of things | |
| CN113676536B (zh) | 一种基于医疗影像文件的加速传输控制方法及系统 | |
| CN109302430B (zh) | 一种低延时arinc818总线收发方法 | |
| CN104699564A (zh) | 一种采用Raid0磁盘组服务器的自动恢复方法及装置 | |
| CN104407532B (zh) | 基于工控机平台的数字解调器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |