CN104407532B - 基于工控机平台的数字解调器 - Google Patents

Abstract

本发明公开了一种基于工控机平台的数字解调器，包括：电源；调制信号生成模块，用于生成中频信号；解调模拟信号处理模块用于对中频信号进行处理，对解调数字信号处理模块解调和译码后的信号进行电平转换，并向后端接收设备或后端记录设备输出信号；解调数字信号处理模块用于对中频模拟信号进行处理，并输出基带信号至解调模拟信号处理模块或直接输出；存储模块用于解调数据和/或译码数据的本地存储；服务器主板用于完成类似计算机主板的所有运算和处理功能。本发明可以用于未来高分辨率卫星的接收和解调，数据处理能力强，输出方式灵活多样，通用性好，稳定可靠，并且集成度高。

Description

基于工控机平台的数字解调器

技术领域

本发明涉及遥感技术领域，特别涉及一种基于工控机平台的数字解调器。

背景技术

近年来，随着遥感卫星发射数量的逐年攀升，为了实现对遥感卫星返回的多路数据进行同时接收和实时解调，在保证地面接收设备高性能的前提下进行高度集成化设计越来越成为人们研究的热点，尤其是，集多通道、多功能例如集调制、解调、译码、数据格式处理、记录传输和信号分析等于一体的高性能和高稳定性的地面实时解调设备的研究与开发将成为各研究机构的研究重点。另外，随着遥感卫星传感器分辨率的提高，遥感卫星传输数据的速率急剧提高。为了实现与遥感卫星的大量信息进行实时通信，地面接收设备和地面实时解调设备的高速数据传输性能也将成为当今遥感卫星通信的迫切需求。

相关技术中，“资源二号”的数据传输速率可以达到2×102.25Mbps(Million bitsper second，兆比特每秒)，IKONOS(伊克诺斯)、QUIKBIRD(快鸟)的数据传输速率可以达到320Mbps。

相关技术的缺点是下一代高码率遥感卫星的最高传输速率将达到1000-2000Mbps，相关技术中的地面接收设备和地面实时解调设备的数据传输速率和处理性能将无法满足下一代高码率遥感卫星的对地通信要求。

发明内容

本发明实施例的目的旨在至少在一定程度上解决上述的技术问题。

为此，本发明实施例的一个目的在于提出一种基于工控机平台的数字解调器，该基于工控机平台的数字解调器的传输速率高，数据处理能力强，性能稳定，并且集成度高。

为达到上述目的，本发明实施例一方面提出了一种基于工控机平台的数字解调器，该基于工控机平台的数字解调器包括：电源，用于为所述数字解调器供电；调制信号生成模块，用于生成中频信号；解调模拟信号处理模块，通过PCI(Peripheral ComponentInterconnect，外设互联标准)插槽与所述工控机平台的底板相连，所述解调模拟信号处理模块用于接收所述调制信号生成模块或前端设备送来的所述中频信号，对所述中频信号进行滤波和放大等处理，对解调数字信号处理模块解调和译码后的信号进行ECL(EmitterCoupled Logic，发射极耦合逻辑电路)/LVDS(Low Voltage Differential Signaling，低电压 差分信号)电平转换，并分别通过所述解调数字信号处理模块的ECL接口和/或LVDS接口向后端接收设备或后端记录设备输出信号；解调数字信号处理模块，分别与所述解调模拟信号处理模块和所述工控机平台的底板相连，所述解调数字信号处理模块用于对所述中频模拟信号进行数字解调、译码和帧同步等处理，并输出基带信号至所述解调模拟信号处理模块以进行输出电平转换，或直接通过万兆以太网输出所述基带信号；存储模块，通过硬盘线与服务器主板相连，所述存储模块为高达8TB(Terabyte，万亿字节)的RAID(RedundantArrays of Independent Disks，独立冗余磁盘阵列)，所述存储模块用于解调数据和/或译码数据的本地存储；服务器主板，通过PCI总线与所述工控机平台的底板相连，所述服务器主板的CPU(Central Processing Unit，中央处理器)搭载Windows操作系统，所述服务器主板用于完成类似计算机主板的所有运算和处理功能。

本发明实施例提出的基于工控机平台的数字解调器，通过解调模拟信号处理模块对调制信号生成模块输出的中频信号进行处理，并输出中频模拟信号，然后中频模拟信号经解调模拟信号处理模块进行处理后送解调数字信号处理模块，最后解调数字信号处理模块对中频信号进行处理，并输出基带信号以直接进行本地存储，或通过万兆以太网、ECL接口和/或LVDS接口输出给后端记录设备。该基于工控机平台的数字解调器的传输速率高，数据处理能力强，性能稳定，并且集成度高。

进一步地，在本发明的一个实施例中，所述调制信号生成模块包括调制数字信号处理模块和调制模拟信号处理模块，所述调制模拟信号处理模块根据所述调制数字信号处理模块的输出生成所述中频信号。

进一步地，在本发明的一个实施例中，所述解调模拟信号处理模块包括：低噪声放大器，与所述调制信号生成模块的输出端相连，所述低噪声放大器用于接收调制中频信号，对所述中频信号进行放大，并输出低噪声放大信号；带通滤波器，与所述低噪声放大器的输出端相连，所述带通滤波器可变带宽和可自适应信号速率，所述带通滤波器用于对所述低噪声放大信号进行滤波，并输出带通滤波信号；自动增益放大器，分别与所述带通滤波器的输出端和所述解调数字信号处理模块的中频输入端相连，所述自动增益放大器用于对所述带通滤波信号进行增益放大，并输出所述中频模拟信号输出至所述解调数字信号处理模块的中频输入端；单片机，分别与所述低噪声放大器的控制端、所述带通滤波器的控制端、所述自动增益放大器的控制端相连，所述单片机用于控制所述低噪声放大器对所述中频信号进行放大、所述带通滤波器对所述低噪声放大信号进行滤波以及所述自动增益放大器对所述带通滤波信号进行增益放大。

进一步地，在本发明的一个实施例中，所述解调模拟信号处理模块还包括：EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器)，与所 述单片机相连，所述EEPROM用于与所述单片机进行数据交换。

进一步地，在本发明的一个实施例中，所述解调数字信号处理模块包括：信号缓冲器，与所述自动增益放大器的输出端相连，所述信号缓冲器用于对所述中频模拟信号进行缓冲，并输出差分信号；ADC(Analog to digital converter，模拟数字转换器)采样器，与所述信号缓冲器的输出端相连，所述ADC采样器用于对所述差分信号进行采样，并输出采样信号；FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片，与所述ADC采样器的输出端相连，所述FPGA芯片用于对所述采样信号进行处理，并输出所述基带信号；SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)，与所述FPGA芯片相连，所述SDRAM用于与所述FPGA芯片进行数据交换以实现数据缓冲和保证传输数据及记录数据等的完整性与连续性。

进一步地，在本发明的一个实施例中，所述FPGA芯片包括：串并转换器，与所述ADC采样器的输出端相连，所述串并转换器对所述采样信号进行转换，并输出N路采样信号；解调模块，与所述串并转换器的输出端相连，所述解调模块用于对所述N路采样信号进行解调，并输出解调信号；信道均衡模块，与所述解调模块的输出端相连，所述信道均衡模块用于对所述解调信号进行自适应信号均衡，并输出解调均衡信号；译码和帧同步模块，与所述信道均衡模块的输出端相连，所述译码和帧同步模块用于对所述解调均衡信号进行译码处理和帧同步处理，并输出译码和帧同步信号；PN码(Pseudo Noise，伪噪声)BER(Bit ErrorRate，误码率)检测模块，与所述译码和帧同步模块的输出端相连，所述PN码BER检测模块用于对所述译码和帧同步信号进行BER检测，并输出BER检测信号；监控寄存器接口模块，与所述PN码BER检测模块的输出端相连，所述监控寄存器接口模块用于监控和显示所述BER检测信号以及所述数字解调器的配置和状态；Cache(高速缓冲存储器)，与所述ADC采样器的输出端相连，所述Cache用于缓存和输出所述采样信号；监控/数据传输管理模块，分别与所述SDRAM、所述Cache、所述译码和帧同步处理模块的输出端以及所述处理器相连，所述监控/数据传输管理模块用于对所述Cache、所述译码和帧同步处理模块进行监控和数据传输管理，并与所述处理器和所述SDRAM进行数据交换。

进一步地，在本发明的一个实施例中，所述解调数字信号处理模块的PCI-X接口通过所述工控机平台的底板与所述服务器主板进行数据交换。

进一步地，在本发明的一个实施例中，所述解调模拟信号处理模块还包括：ECL/LVDS转换接口，与所述解调数字信号处理模块的输出端相连，所述ECL/LVDS转换接口用于对所述基带信号进行ECL/LVDS电平转换，并输出ECL电平信号至所述后端记录设备。

进一步地，在本发明的一个实施例中，所述存储模块还包括系统盘。

进一步地，在本发明的一个实施例中，所述服务器主板类似计算机主板，所述服务器 主板用于完成所述数字解调器各模块的数据处理和数据交换以及平衡所述数字解调器的数据、能源、速度、温度和电流等。

进一步地，在本发明的一个实施例中，所述服务器主板包括两个千兆以太网络接口，且所述以太网络接口输出所述解调数字信号处理模块处理后的解调或译码数据。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本发明实施例的基于工控机平台的数字解调器的方框示意图；

图2为根据本发明一个实施例的基于工控机平台的数字解调器的方框示意图；

图3为根据本发明一个实施例的基于工控机平台的数字解调器的调制信号生成模块的方框示意图；

图4为根据本发明一个实施例的基于工控机平台的数字解调器的解调模拟信号处理模块的方框示意图；以及

图5为根据本发明一个实施例的基于工控机平台的数字解调器的解调数字信号处理模块的方框示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

在本发明的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连 接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

下面参照附图来描述根据本发明实施例提出的基于工控机平台的数字解调器。

如图1所示，本发明实施例的基于工控机平台的数字解调器包括：电源1、调制信号生成模块2、解调模拟信号处理模块3、解调数字信号处理模块4、存储模块5以及服务器主板6。其中，电源1用于为数字解调器供电。调制信号生成模块2用于生成中频信号。解调模拟信号处理模块3通过PCI插槽与工控机平台的底板7相连，解调模拟信号处理模块3用于接收调制信号生成模块2或前端设备送来的中频信号，对中频信号进行滤波和放大等处理，对解调数字信号处理模块4解调和译码后的信号进行ECL/LVDS电平转换，并分别通过解调数字信号处理模块4的ECL接口和/或LVDS接口向后端接收设备或后端记录设备输出信号。解调数字信号处理模块4分别与解调模拟信号处理模块3和工控机平台的底板7相连，解调数字信号处理模块4用于对中频模拟信号进行数字解调、译码和帧同步等处理，并输出基带信号至解调模拟信号处理模块3以进行输出电平转换，或直接通过万兆以太网输出基带信号。存储模块5通过硬盘线与服务器主板6相连，存储模块5为高达8TB的RAID，存储模块5用于解调数据和/或译码数据的本地存储。服务器主板6通过PCI总线与工控机平台的底板7相连，服务器主板6的CPU搭载Windows操作系统，服务器主板6用于完成类似计算机主板的所有运算和处理功能。需要说明的是，在本发明的一个实施例中，工控机可以为4U(Unit，单位)、19英寸的工控机。具体地，如图2所示，工控机可以通过标配的触摸屏8和小键盘9进行控制，并可以通过8英寸的LCD(Liquid Crystal Display，液晶显示器)进行显示。另外，工控机还可以通过VGA(Video Graphics Array，视频图形阵列)接口和/或USB(Universal Serial Bus，通用串行总线)接口来外接显示器、鼠标和键盘，从而便于对数字解调器的本地和远程监控。

具体地，在本发明的一个实施例中，工控机平台的底板7与电源1相连，电源1可以为服务器级的工控机专用电源，该工控机专用电源为整个工控机的机箱和数字解调器的各部件供电，因此，本发明实施例的基于工控机平台的数字解调器具有更高的可靠性。

进一步地，如图3所示，在本发明的一个实施例中，调制信号生成模块2可以包括调制数字信号处理模块21和调制模拟信号处理模块22，调制模拟信号处理模块22根据调制数字信号处理模块21的输出生成中频信号例如PN码加扰的中频信号。

进一步地，如图4所示，在本发明的一个实施例中，解调模拟信号处理模块3可以包括：低噪声放大器31、带通滤波器32、自动增益放大器33、单片机34。其中，低噪声放大器31与调制信号生成模块2的输出端相连，低噪声放大器31用于接收调制中频信号，对中频信号进行放大，并输出低噪声放大信号。带通滤波器32与低噪声放大器31的输出端相连，带通滤波器32可变带宽和可自适应信号速率，带通滤波器32用于对低噪声放大信号进行滤波，并输出带通滤波信号。需要说明的是，带通滤波器32为自适应带宽滤波器，带通滤波器32在解调数字信号处理模块4的控制下，自动适应输入数据的码率，并滤除带外的谐波和干扰，从而可以适应1～2000Mbps码率的输入数据，例如输入为720MHz(Mega Hertz，兆赫)、1200MHz、1500MHz和1800MHz的中频信号。另外，需要说明的是，本发明实施例的基于工控机平台的数字解调器的其它各器件同样可以适应1～2000Mbps码率的输入数据。因此，本发明实施例的基于工控机平台的数字解调器无需更改硬件，即可支持卫星信道多种调制体系和编码标准，以及高速接收和解调下一代高码率遥感卫星传输的数据，扩展能力强，通用性好。自动增益放大器33分别与带通滤波器32的输出端和解调数字信号处理模块4的中频输入端相连，自动增益放大器33用于对带通滤波信号进行增益放大，并输出中频模拟信号输出至解调数字信号处理模块4的中频输入端。需要说明的是，自动增益放大器33可以使数字解调器适应-50～0dBm(decibel relative to one milliwatt，分贝毫瓦)的输入数据，并且，自动增益放大器33中的检测电路可以对输入电平进行测量，以便于快速确认数字解调器是否可以对输入数据进行解调。单片机34分别与低噪声放大器31的控制端、带通滤波器32的控制端、自动增益放大器33的控制端相连，单片机34用于有序高效的控制低噪声放大器31对中频信号进行放大、带通滤波器32对低噪声放大信号进行滤波以及自动增益放大器33对带通滤波信号进行增益放大。另外，如图4所示，在本发明的一个实施例中，解调模拟信号处理模块3还可以包括：EEPROM，EEPROM与单片机34相连，EEPROM用于与单片机34进行数据交换。

进一步地，如图5所示，在本发明的一个实施例中，解调数字信号处理模块4可以包括：信号缓冲器41、ADC采样器42、FPGA芯片43和SDRAM。其中，信号缓冲器41与自动增益放大器33的输出端相连，信号缓冲器41用于对中频模拟信号进行缓冲，并输出差分信号。ADC采样器42例如3.4Gsps(Gigabit samples per second，每秒千兆次采样)的ADC采样器与信号缓冲器41的输出端相连，ADC采样器42用于对差分信号进行采样，并输出采样信号，其中，ADC采样器42的采样速率可以高达5.0Gsps，采样信号可以为并行数字信号。FPGA芯片43与ADC采样器42的输出端相连，FPGA芯片43用于对采样信号进行处理，并输出基带信号。SDRAM与FPGA芯片43相连，SDRAM与FPGA芯片43进行数据交换以实现数据缓冲和保证传输数据及记录数据等的完整性与连续性。

进一步地，如图5所示，在本发明的一个实施例中，FPGA芯片43可以包括：串并转换器431、解调模块432、信道均衡模块433、译码和帧同步模块434、PN码BER检测模块435、监控寄存器接口模块436、Cache和监控/数据传输管理模块437。其中，串并转换器431与ADC 采样器42的输出端相连，串并转换器431对采样信号进行转换，并输出N路并行采样信号，N为大于等于0的整数。解调模块432与串并转换器431的输出端相连，解调模块432用于对N路采样信号进行解调，并输出解调信号。需要说明的是，解调模块432可以在解调时采用改进的APRX(All-digital Parallel Receiver，并行全数字接收机结构)，在载波同步时采用稳定的科斯塔斯环，以及在比特同步时采用分段2次多项式插值和Gardner算法。另外，解调模块432还可以进行高速ADC采样和对串并转换器431输出的N路并行采样信号进行并行处理操作。因此，本发明实施例的基于工控机平台的数字解调器可以实现对高码率例如2000Mbps码率的输入数据进行接收和解调,进而满足用户对大容量高速数据进行记录和传输的要求。信道均衡模块433与解调模块432的输出端相连，信道均衡模块433用于对解调信号进行自适应信号均衡，并输出解调均衡信号。具体地，信道均衡模块433可以采用基于LMS(Learning Managed System，学习管理系统)反馈算法进行自适应均衡，该算法实现简单，并且可以准确的跟踪信道或滤波器的特性变化，实现自动校正功能。译码和帧同步模块434与信道均衡模块433的输出端相连，译码和帧同步模块434用于对解调均衡信号进行译码处理和帧同步处理，并输出译码和帧同步信号。需要说明的是，译码和帧同步模块434可以设置为旁路可选。具体地，译码和帧同步模块434在对解调均衡信号进行软差分译码后，对卷积数据进行Viterbi(维特比)译码和对硬判决数据进行差分译码，进而对差分译码后的数据进行帧同步。其中，帧同步的过程采用I和Q两路并行，并且采用合路/分路实现可选的同步算法，该算法抗干扰性能高，并且，可以解决RS(Reed Solomon，里德所罗门)编码的帧同步和解扰。PN码BER检测模块435与译码和帧同步模块434的输出端相连，PN码BER检测模块435用于对译码和帧同步信号进行BER检测，并输出BER检测信号。监控寄存器接口模块436与PN码BER检测模块435的输出端相连，监控寄存器接口模块436用于监控和显示BER检测信号以及数字解调器的参数配置和状态信息。具体地，监控寄存器接口模块436可以用于实时监控和数据显示BER检测信号以及数字解调器的配置和状态。Cache与ADC采样器42的输出端相连，Cache用于缓存和输出采样信号。具体地，Cache可以将采样信号输出至缓存，进而通过相应输出接口进行数据本地存储和网络传输。监控/数据传输管理模块437分别与SDRAM、Cache、译码和帧同步处理模块的输出端以及处理器6相连，监控/数据传输管理模块437用于对Cache、译码和帧同步处理模块进行监控和数据传输管理，并与处理器6和SDRAM例如512M SDRAM进行数据交换。具体地，如图5所示，监控/数据传输管理模块437通过PCI-X接口与服务器主板6进行数据交换，SDRAM可以为监控/数据传输管理模块437的大数据量数据的存储和传输提供缓存。

需要说明的是，FPGA芯片43采用高度软件无线电，并进行全数字化处理，因此，本发明实施例的基于工控机平台的数字解调器可以进行灵活配置及升级，另外，在本发明的一 个实施例中，FPGA芯片43可以由基于中频直接采样的全FPGA+DSP(Digital SignalProcessing，数字信号处理)芯片替换，解调数字信号处理模块4可以基于大规模FPGA+DSP的可编程平台和盲均衡技术来实现全数字格式化处理和解调中频模拟信号，从而可以将工程样机对项目要求的调制体制解调损失控制在要求的1～2dB以下。

进一步地，在本发明的一个实施例中，解调数字信号处理模块4的PCI-X接口通过工控机平台的底板7与服务器主板6进行数据交换。需要说明的是，在本发明的一个实施例中，解调数字信号处理模块4和解调模拟信号处理模块3可以通过PCI-X接口直接与工控机平台的底板7相连，进而工控机平台的底板7可以直接与服务器主板6进行数据交换。

进一步地，在本发明的一个实施例中，解调数字信号处理模块4还可以包括：串行LVDS接口。另外，在本发明的一个实施例中，解调模拟信号处理模块3还可以包括：ECL/LVDS转换接口35，ECL/LVDS转换接口35与解调数字信号处理模块4的输出端例如串行LVDS接口相连，LVDS/ECL转换接口35用于对基带信号进行ECL/LVDS电平转换，并通过ECL接口和/或LVDS接口输出电平信号至后端记录设备，在利用LVDS转换接口进行LVDS电平转换后输出的信号为LVDS电平信号，或者，在利用ECL接口进行ECL电平转换后输出的信号为ECL电平信号，实现了输出方式的多样性。

进一步地，在本发明的一个实施例中，服务器主板6可以直接插在工控机平台的底板7上，以便于工控机平台的底板7为处理器6提供电能和控制信息。另外，在本发明的一个实施例中，服务器主板6类似计算机主板，服务器主板6用于完成数字解调器各模块的数据处理和数据交换以及平衡数字解调器的数据、能源、速度、温度和电流等。具体地，在本发明的一个实施例中，服务器主板6可以包括双核CPU、双通道DDR2 SDRAM(Double-Data-RateTwo Synchronous Dynamic Random Access Memory，第二代双倍数据率同步动态随机存取存储器)、4GB(Gigabytes，千兆比特)内存、集成显卡和双Gbps(Gigabytes per second，千兆比特每秒)网卡。其中，CPU和内存提供了较高的运算能力和数据传输带宽。因此，本发明实施例的基于工控机平台的数字解调器可以满足数据预处理和高速数据传输与记录等要求，并且，预处理性能、传输性能和机械性能十分稳定，可靠性高。进一步地，在本发明的另一个实施例中，服务器主板6可以包括两个千兆以太网络接口，且以太网络接口输出解调数字信号处理模块4处理后的解调或译码数据至后端记录设备。另外，在本发明的一个实施例中，服务器主板6包含的处理器可以与解调模拟信号处理模块3和解调数字信号处理模块4进行配合，以实现对数字解调器的网络监控以及实现对基带数据的宽带网络传输。具体地，数字解调器可以采用万兆以太网和通用切换设备进行选择，并通过超5类电缆和/或者光纤来传输基带数据至数公里例如3公里外，从而可以支持2000Mbps的千兆以太网数据传输。此外，在本发明的一个实施例中，数字解调器还可以具有强大的星座图、信号频谱、眼图等的信号分析功能，并可以实时计算与检测Eb(Eenergy bit，信号比特能量)/No(Noise，噪声功率谱密度)、误差矢量幅度、幅度误差、相位误差 和IQ偏移测量等参数值，处理能力强。

进一步地，在本发明的一个实施例中，数字解调器可以与计算机平台配合，并且数字解调器可以以900～1200Mbps的总记录码率实时持续记录和存储数据例如基带数据至存储模块5。其中，存储模块5可以在计算机平台中。具体地，在本发明的另一个实施例中，存储模块5还可以包括系统盘51，系统盘51可以采用企业SATA(Serial Advanced TechnologyAttachment，串行高级技术附件)，总容量高达500G(Giga，千兆)，并且配套减振装置，从而可以保证计算机平台稳定可靠地运行。

具体地，在本发明的一个实施例中，工控机平台的底板7可以提供2个PCI-E插槽、6个PCI-X插槽和4个PCI 32bits插槽，以及支持总数达5通道的调制处理模块/解调处理模块，其中，调制处理模块可以为调制数字信号处理模块21和/或调制模拟信号处理模块22，解调处理模块可以为解调模拟信号处理模块3和/或解调数字信号处理模块4。需要说明的是，调制处理模块/解调处理模块的通道数可以根据具体应用来配置。另外，在本发明的一个实施例中，PCI-E插槽可以为PCI-E 16X插槽，该插槽直接连接到工控服务器级主板的北桥芯片，并可以支持32Gbps+32Gbps的数据流量，从而为本发明实施例的基于工控机平台的数字解调器提供与外接设备的海量数据进行传输的通道，并为超Gbps网卡的解调数据输出提供支持。

另外，在本发明的另一个实施例中，数字解调器还可以包括风扇11。具体地，风扇11可以采用长寿命的Ball Bearing(滚珠轴承)风扇，从而保证数字解调器稳定可靠地工作。

本发明实施例提出的基于工控机平台的数字解调器通过解调模拟信号处理模块对调制信号生成模块输出的中频信号进行处理，并输出中频模拟信号，然后中频模拟信号经解调模拟信号处理模块进行处理后送解调数字信号处理模块，最后解调数字信号处理模块对中频信号进行处理，并输出基带信号以直接进行本地存储，或通过万兆以太网、ECL接口和/或LVDS接口输出给后端记录设备。该基于工控机平台的数字解调器可以用于未来高分辨率卫星的接收和解调，数据处理能力强，输出方式灵活多样，通用性好，稳定可靠，并且集成度高。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令 执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解 在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (11)

1.一种基于工控机平台的数字解调器，其特征在于，包括：

电源，用于为所述数字解调器供电；

调制信号生成模块，用于生成中频信号；

解调模拟信号处理模块，通过外设互联标准PCI插槽与所述工控机平台的底板相连，所述解调模拟信号处理模块用于接收所述调制信号生成模块或前端设备送来的所述中频信号，对所述中频信号进行滤波和放大处理，对解调数字信号处理模块解调和译码后的信号进行发射极耦合逻辑电路ECL/低电压差分信号LVDS电平转换，并分别通过所述解调数字信号处理模块的ECL接口和/或LVDS接口向后端接收设备或后端记录设备输出信号；

解调数字信号处理模块，分别与所述解调模拟信号处理模块和所述工控机平台的底板相连，所述解调数字信号处理模块用于对中频模拟信号进行数字解调、译码和帧同步处理，并输出基带信号至所述解调模拟信号处理模块以进行输出电平转换，或直接通过万兆以太网输出所述基带信号；

存储模块，通过硬盘线与服务器主板相连，所述存储模块为高达8万亿字节的独立冗余磁盘阵列RAID，所述存储模块用于解调数据和/或译码数据的本地存储；以及

服务器主板，通过PCI总线与所述工控机平台的底板相连，所述服务器主板的中央处理器CPU搭载Windows操作系统，所述服务器主板用于完成所有运算和处理功能。

2.根据权利要求1所述的基于工控机平台的数字解调器，其特征在于，所述调制信号生成模块包括调制数字信号处理模块和调制模拟信号处理模块，所述调制模拟信号处理模块根据所述调制数字信号处理模块的输出生成所述中频信号。

3.根据权利要求1所述的基于工控机平台的数字解调器，其特征在于，所述解调模拟信号处理模块包括：

低噪声放大器，与所述调制信号生成模块的输出端相连，所述低噪声放大器用于接收调制中频信号，对所述中频信号进行放大，并输出低噪声放大信号；

带通滤波器，与所述低噪声放大器的输出端相连，所述带通滤波器可变带宽和可自适应信号速率，所述带通滤波器用于对所述低噪声放大信号进行滤波，并输出带通滤波信号；

自动增益放大器，分别与所述带通滤波器的输出端和所述解调数字信号处理模块的中频输入端相连，所述自动增益放大器用于对所述带通滤波信号进行增益放大，并输出所述中频模拟信号输出至所述解调数字信号处理模块的中频输入端；以及

单片机，分别与所述低噪声放大器的控制端、所述带通滤波器的控制端、所述自动增益放大器的控制端相连，所述单片机用于控制所述低噪声放大器对所述中频信号进行放大、所述带通滤波器对所述低噪声放大信号进行滤波以及所述自动增益放大器对所述带通滤波信号进行增益放大。

4.根据权利要求3所述的基于工控机平台的数字解调器，其特征在于，所述解调模拟信号处理模块还包括：

电可擦可编程只读存储器EEPROM，与所述单片机相连，所述EEPROM用于与所述单片机进行数据交换。

5.根据权利要求3所述的基于工控机平台的数字解调器，其特征在于，所述解调数字信号处理模块包括：

信号缓冲器，与所述自动增益放大器的输出端相连，所述信号缓冲器用于对所述中频模拟信号进行缓冲，并输出差分信号；

模拟数字转换器ADC采样器，与所述信号缓冲器的输出端相连，所述ADC采样器用于对所述差分信号进行采样，并输出采样信号；

现场可编程门阵列FPGA芯片，与所述ADC采样器的输出端相连，所述FPGA芯片用于对所述采样信号进行处理，并输出所述基带信号；以及

同步动态随机存储器SDRAM，与所述FPGA芯片相连，所述SDRAM用于与所述FPGA芯片进行数据交换以实现数据缓冲和保证传输数据及记录数据的完整性与连续性。

6.根据权利要求5所述的基于工控机平台的数字解调器，其特征在于，所述FPGA芯片包括：

串并转换器，与所述ADC采样器的输出端相连，所述串并转换器对所述采样信号进行转换，并输出N路采样信号；

解调模块，与所述串并转换器的输出端相连，所述解调模块用于对所述N路采样信号进行解调，并输出解调信号；

信道均衡模块，与所述解调模块的输出端相连，所述信道均衡模块用于对所述解调信号进行自适应信号均衡，并输出解调均衡信号；

译码和帧同步模块，与所述信道均衡模块的输出端相连，所述译码和帧同步模块用于对所述解调均衡信号进行译码处理和帧同步处理，并输出译码和帧同步信号；

伪噪声PN码误码率BER检测模块，与所述译码和帧同步模块的输出端相连，所述PN码BER检测模块用于对所述译码和帧同步信号进行BER检测，并输出BER检测信号；

监控寄存器接口模块，与所述PN码BER检测模块的输出端相连，所述监控寄存器接口模块用于监控和显示所述BER检测信号以及所述数字解调器的配置和状态；

高速缓冲存储器Cache，与所述ADC采样器的输出端相连，所述Cache用于缓存和输出所述采样信号；以及

监控/数据传输管理模块，分别与所述SDRAM、所述Cache、所述译码和帧同步处理模块的输出端以及处理器主板相连，所述监控/数据传输管理模块用于对所述Cache、所述译码和帧同步处理模块进行监控和数据传输管理，并与处理器主板和所述SDRAM进行数据交换。

7.根据权利要求6所述的基于工控机平台的数字解调器，其特征在于，所述解调数字信号处理模块的PCI-X接口通过所述工控机平台的底板与所述服务器主板进行数据交换。

8.根据权利要求7所述的基于工控机平台的数字解调器，其特征在于，所述解调模拟信号处理模块还包括：

ECL/LVDS转换接口，与所述解调数字信号处理模块的输出端相连，所述ECL/LVDS转换接口用于对所述基带信号进行ECL/LVDS电平转换，并输出相应的电平信号至所述后端记录设备。

9.根据权利要求1所述的基于工控机平台的数字解调器，其特征在于，所述存储模块还包括系统盘。

10.根据权利要求1所述的基于工控机平台的数字解调器，其特征在于，所述服务器主板用于完成所述数字解调器各模块的数据处理和数据交换以及平衡所述数字解调器的数据、能源、速度、温度和电流。

11.根据权利要求1-10任一项所述的基于工控机平台的数字解调器，其特征在于，所述服务器主板包括两个千兆以太网络接口，且所述以太网络接口输出所述解调数字信号处理模块处理后的解调或译码数据。