CN216561747U - 一种基于fpga的高采样率等效采样系统 - Google Patents
一种基于fpga的高采样率等效采样系统 Download PDFInfo
- Publication number
- CN216561747U CN216561747U CN202123171724.7U CN202123171724U CN216561747U CN 216561747 U CN216561747 U CN 216561747U CN 202123171724 U CN202123171724 U CN 202123171724U CN 216561747 U CN216561747 U CN 216561747U
- Authority
- CN
- China
- Prior art keywords
- circuit
- sampling
- input end
- converter
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种基于FPGA的高采样率等效采样系统，包括FPGA控制电路、DDS模块I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道，构成的系统用FPGA搭建直接数字频率合成(DDS)模块，输出的两路周期方波信号通过调节频率差来实现等效采样的步进延时，一路作为采样信号，另一路作为待采样信号，再由以肖特基二极管桥式取样门为主要部件的等效采样电路完成对信号的采样，最高可实现1ps的步进延时，即等效于1000GHz采样率，该方法降低了系统复杂度，极大地提高了系统的等效采样率。
Description
技术领域
本实用新型属于电采样技术领域，尤其是涉及一种基于FPGA的高采样率等效采样系统。
背景技术
如今，低速和低精度的模数转换芯片已经发展得相当成熟，在此基础上设计的采集系统，已经被广泛应用于工业领域和科研领域。数字化高度发展，对模数转换提出了更高的要求，即需要采样率和采样精度更高的采集系统，而现有的模数转换芯片已经不能满足当前的需求，因此，在现有的芯片工艺下，利用已有的模数转换芯片实现高采样率、高采样精度的采集系统成为了一种必然趋势，等效采样法由此发展起来。
等效采样法的原理是对每一个或每几个被测信号采样一次，通过调整采样时间间隔，使相邻的采样点每次延时Δt，再将取到的样品按照时间排序，重现被测信号。由于采样脉冲频率可以等于或者小于被测信号，所以得到的复现信号将在时间轴上被拉长，即得到一个与原始信号波形相同，频率变低的信号，这样就可以用低速和低精度的模数转换芯片去采集，降低了硬件成本。
目前等效采样法的步进延时由延时芯片或斜波比较法实现，不能够获得高精度的步进延时控制，最终实现的等效采样率低，并且由延时芯片构成的步进延时系统需要多种不同精度延时芯片搭配使用，而由斜波比较法构成的步进延时系统受模拟比较器的频率限制，其实现的步进延时线性范围小，需要延时芯片进行跨接，这两种系统控制相当复杂，并且成本较高。
实用新型内容
本实用新型要解决的技术问题是提供一种基于FPGA的高采样率等效采样系统。
为解决上述技术问题，本实用新型采用如下技术方案：
一种基于FPGA的高采样率等效采样系统，其特征在于：包括FPGA控制电路、DDS模块 I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道。
进一步地，所述DDS模块I和DDS模块II内部结构相同，包括频率控制字、32位累加器、32位寄存器、波形存储器、时钟模块，频率控制字的输出端与32位累加器的输入端连接，32位累加器的输出端与32位寄存器的输入端连接，32位寄存器的输出端与32位累加器的输入端、波形存储器的输入端连接，时钟模块的输出端与波形存储器的输入端、32位累加器的输入端连接。
进一步地，所述等效采样电路包括双极性脉冲产生电路、肖特基二极管桥式取样门、放大滤波电路、AD转换器，双极性脉冲产生电路的输出端与肖特基二极管桥式取样门的第一输入端连接，肖特基二极管桥式取样门的输出端与放大滤波电路的输入端连接，放大滤波电路的输出端与AD转换器的输入端连接。
进一步地，所述DDS模块I的时钟模块为DA转换器I提供时钟信号，DDS模块I的波形存储器的输出端与DA转换器I的输入端连接，所述DDS模块II的时钟模块为DA转换器II 提供时钟信号，DDS模块II的波形存储器的输出端与DA转换器II的输入端连接，DA转换器 I的输出端与调理电路I的输入端连接，调理电路I的输出端与等效采样电路中双极性脉冲产生电路的输入端连接，调理电路II的输出端与波形处理电路的输入端连接，波形处理电路的输出端与等效采样电路中肖特基二极管桥式取样门的第二输入端连接，并且波形处理电路还与射频通道进行射频信号的双向通信。
本实用新型提供的电路结构基本原理如下：
FPGA向DDS模块I和DDS模块II写入两个相差很小的频率控制字，经后级两路DA转换器、调理电路后输出两个频率相差很小的周期方波信号，其中I路作为采样信号输入等效采样电路的双极性脉冲产生电路，II路作为待采样信号输入波形处理电路，波形处理电路将周期方波信号处理后输入射频通道向外部输出，同时射频通道将外部反射回来的信号经波形处理电路后输入等效采样电路的肖特基二极管桥式取样门，I路周期方波信号即采样信号的频率小，周期大，II路周期方波信号即待采样信号的频率大，周期小，由于两信号频率差很小，采样信号在待采样信号的每个周期对其进行一次采样，待采样信号每两个采样点之间的采样间隔就是I路和II路周期方波信号之间的周期差，也称步进延时，最后将所有的采样点按顺序排列即可复现一个周期拓宽数倍的待采样信号，这样就相当于实现了等效采样方法。在等效采样电路中，双极性脉冲是开启肖特基二极管桥式取样门的选通信号，肖特基二极管桥式取样门是实现对待采样信号的保持，放大滤波电路将取样门输出的信号杂波滤掉并且将其幅值放大，最后通过低速、低精度的AD转换器将模拟信号转换为数字信号，再送入FPGA进行最后的数据处理，这样就完成了对高频信号的等效采样。
本实用新型相比现有技术而言，具有以下优点和效果：
用FPGA搭建直接数字频率合成(DDS)模块，输出的两路周期方波信号通过调节频率差来实现等效采样的步进延时，一路作为采样信号，另一路作为待采样信号，再由以肖特基二极管桥式取样门为主要部件的等效采样电路完成对信号的采样，最高可实现1ps的步进延时，即等效于1000GHz采样率，该方法降低了系统复杂度，极大地提高了系统的等效采样率。
附图说明
图1为本实用新型的高采样率等效采样系统结构框图。
图2为本实用新型中DDS技术的详细流程图。
图3为本实用新型中等效采样电路的部分原理图。
图4为本实用新型的高采样率等效采样系统波形图。
具体实施方式
下面结合附图和实施例对本实用新型作更加详细的描述。
如图1所示，本实用新型公开了一种基于FPGA的高采样率等效采样系统，包括FPGA控制电路、DDS模块I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道。
DDS模块I和DDS模块II内部结构相同，包括频率控制字、32位累加器、32位寄存器、波形存储器、时钟模块，频率控制字的输出端与32位累加器的输入端连接，32位累加器的输出端与32位寄存器的输入端连接，32位寄存器的输出端与32位累加器的输入端、波形存储器的输入端连接，时钟模块的输出端与波形存储器的输入端、32位累加器的输入端连接。
等效采样电路包括双极性脉冲产生电路、肖特基二极管桥式取样门、放大滤波电路、AD 转换器，双极性脉冲产生电路的输出端与肖特基二极管桥式取样门的第一输入端连接，肖特基二极管桥式取样门的输出端与放大滤波电路的输入端连接，放大滤波电路的输出端与AD转换器的输入端连接。
DDS模块I的时钟模块为DA转换器I提供时钟信号，DDS模块I的波形存储器的输出端与DA转换器I的输入端连接，所述DDS模块II的时钟模块为DA转换器II提供时钟信号，DDS模块II的波形存储器的输出端与DA转换器II的输入端连接，DA转换器I的输出端与调理电路I的输入端连接，调理电路I的输出端与等效采样电路中双极性脉冲产生电路的输入端连接，调理电路II的输出端与波形处理电路的输入端连接，波形处理电路的输出端与等效采样电路中肖特基二极管桥式取样门的第二输入端连接，并且波形处理电路还与射频通道进行射频信号的双向通信。
本实用新型中有两个周期方波信号产生电路，其电路结构和原理相同，现对其中一路作详细说明。如图2所示，本实施例为用FPGA实现DDS技术的详细流程图，图中DA转换器和调理电路为硬件电路，其余为FPGA所搭建，DDS技术的本质是在时钟模块输出的时钟信号的作用下，不断实现32位寄存器与频率控制字的累加，从而实现了每个时钟周期输出状态值的更新，其值作为波形存储器的寻址地址，依次不断地根据每个时钟周期输出的地址值对波形存储器进行寻址并输出方波幅值的二进制数字编码，送入DA转换器进行数字信号到模拟信号的转换，再由调理电路进行低通滤波和放大，最终输出对应频率的周期方波信号。
由以上分析可知，FPGA向DDS模块I和DDS模块II写入两个相差很小的频率控制字，经后级两路DA转换器、调理电路后即可输出两个频率相差很小的周期方波信号，其中I路作为采样信号输入等效采样电路的双极性脉冲产生电路，II路作为待采样信号输入波形处理电路，波形处理电路将周期方波信号处理后输入射频通道向外部输出，同时射频通道将外部反射回来的信号经波形处理电路后输入等效采样电路的肖特基二极管桥式取样门。对于不同的电子仪器设备，波形处理电路的信号处理方式不同，比如：用于时域反射仪，需要将周期方波信号的上升沿进行压缩处理；用于探地雷达，需要将周期信号的幅值进行放大处理。
等效采样电路是本实用新型的重要部分，其中AD转换器主要完成模拟信号到数字信号的转换，该电路现有技术很成熟，不作详细说明，其余电路如图3所示，本实施例中双极性脉冲产生电路以微波三极管BFP196和阶跃恢复二极管MP4023为核心器件，I路周期方波信号输入该电路后能够产生一对极性相反的对称取样脉冲信号，其周期与方波信号相同，是开启肖特基二极管桥式取样门的选通信号，且从电容C9输出的是负极取样脉冲信号，从电容C10 输出的是正极取样脉冲信号，肖特基二极管桥式取样门以四桥二极管HSMS285P和放大器 LMH6645MFX为核心器件，待采样信号从电阻R1处输入，当没有选通脉冲时，+12V和-12V电源通过分压电阻加在四桥二极管两端的电压使其反向偏置而截止，当选通脉冲到来时，对称的双极性取样脉冲信号由耦合电容C2和C5输入到四桥二极管两端，当双极性脉冲幅度大于反向偏置电压与二极管导通电压相加的和时，四桥二极管导通，待采样信号由HSMS285P中的四个二极管组成的两条通路向保持电容C4充电，再由以LMH6645MFX构成的放大滤波电路对电容C4上保持的电压放大滤波后输入到后级AD转换器电路中完成模拟信号到数字信号的转换，双极性脉冲信号每个周期对待采样信号进行一次采样。
双极性脉冲信号的频率和周期与I路周期方波信号相同，待采样信号的频率和周期与II 路周期方波信号相同，由以上分析可知，若使两信号频率差很小，双极性脉冲信号在待采样信号的每个周期对其进行一次采样，待采样信号每两个采样点之间的采样间隔就是双极性脉冲信号和待采样信号之间的周期差，也称步进延时，最后将所有的采样点按顺序排列即可复现一个周期拓宽数倍的待采样信号，这样就相当于实现了等效采样方法。
下面举例说明本实用新型的高采样率等效采样系统工作原理，若待采样信号的周期为 100ns，双极性脉冲信号的周期为100.005ns，则双极性脉冲信号相对于待采样信号的步进延时为5ps，即双极性脉冲信号每两次对待采样信号的采样间隔是5ps，其等效采样率fs和周期拓宽倍数A为：
fs＝1÷(5×10-12)＝200GHz
A＝100÷0.005＝20000
为实现此等效采样率fs，将I路周期方波信号的频率f1设置为:
f1＝1÷(100.005×10-9)≈9999500Hz
将II路周期方波信号的频率f2设置为:
f2＝1÷(100×10-9)＝10000000Hz
两路周期方波信号的频率相差500Hz，我们可以用FPGA修改DDS模块I和DDS模块II中的频率控制字来实现这两种频率的周期方波信号，如图2所示，本实施例中DDS模块频率控制字为32位，若时钟模块输出125MHz的时钟信号，则DDS模块输出信号的频率精度Δf为：
Δf＝125×106÷232≈0.0291Hz
由以上分析可知，该频率精度完全可以实现输出频率相差500Hz的I路周期方波信号和 II路周期方波信号，使其后级电路输出的双极性脉冲信号周期为100.005ns，待采样信号周期为100ns。本实施例最终输出波形如图4所示，其中上图为双极性脉冲信号对待采样信号的采样图，从图中可知双极性脉冲信号每周期对待采样信号采样一次，下一次会步进5ps延时；左下图为待采样信号的部分原始波形，其时间长度为2ns，右下图为等效采样系统中肖特基二极管桥式取样门输出的波形(下)和放大滤波电路输出的波形(上)，其时间长度为40us，与原始波形相比，时间长度拓宽了20000倍，与理论分析一致，那么100ns周期的待采样信号就会拓宽为2ms周期的复现信号，其频率为500Hz，放大滤波电路将此复现信号的杂波滤掉并且将其幅值放大，用现有的低速、低精度AD转换器将模拟信号转换为数字信号，再送入 FPGA进行最后的数据处理，这样就完成了对高频信号的等效采样。
以上所述只是本实用新型较佳的实施例，并不用于限制本实用新型，凡在本实用新型的技术范围内所做的修改、等同替换或者改进等，均应包含在本实用新型所保护的范围内。
Claims (3)
1.一种基于FPGA的高采样率等效采样系统，其特征在于：包括FPGA控制电路、DDS模块I、DDS模块II、DA转换器I、DA转换器II、调理电路I、调理电路II、等效采样电路、波形处理电路、射频通道，所述DDS模块I的时钟模块为DA转换器I提供时钟信号，DDS模块I的波形存储器的输出端与DA转换器I的输入端连接，所述DDS模块II的时钟模块为DA转换器II提供时钟信号，DDS模块II的波形存储器的输出端与DA转换器II的输入端连接，DA转换器I的输出端与调理电路I的输入端连接，调理电路I的输出端与等效采样电路中双极性脉冲产生电路的输入端连接，调理电路II的输出端与波形处理电路的输入端连接，波形处理电路的输出端与等效采样电路中肖特基二极管桥式取样门的第二输入端连接，并且波形处理电路还与射频通道进行射频信号的双向通信。
2.按照权利要求1所述的一种基于FPGA的高采样率等效采样系统，其特征在于：所述DDS模块I和DDS模块II内部结构相同，包括频率控制字、32位累加器、32位寄存器、波形存储器、时钟模块，频率控制字的输出端与32位累加器的输入端连接，32位累加器的输出端与32位寄存器的输入端连接，32位寄存器的输出端与32位累加器的输入端、波形存储器的输入端连接，时钟模块的输出端与波形存储器的输入端、32位累加器的输入端连接。
3.按照权利要求1所述的一种基于FPGA的高采样率等效采样系统，其特征在于：所述等效采样电路包括双极性脉冲产生电路、肖特基二极管桥式取样门、放大滤波电路、AD转换器，双极性脉冲产生电路的输出端与肖特基二极管桥式取样门的第一输入端连接，肖特基二极管桥式取样门的输出端与放大滤波电路的输入端连接，放大滤波电路的输出端与AD转换器的输入端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123171724.7U CN216561747U (zh) | 2021-12-07 | 2021-12-07 | 一种基于fpga的高采样率等效采样系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202123171724.7U CN216561747U (zh) | 2021-12-07 | 2021-12-07 | 一种基于fpga的高采样率等效采样系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN216561747U true CN216561747U (zh) | 2022-05-17 |
Family
ID=81542963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202123171724.7U Active CN216561747U (zh) | 2021-12-07 | 2021-12-07 | 一种基于fpga的高采样率等效采样系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN216561747U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
-
2021
- 2021-12-07 CN CN202123171724.7U patent/CN216561747U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260375A1 (en) | Precision pulse generator for high-speed FISO sampling system | |
| US8952839B2 (en) | Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method | |
| Zojer et al. | A 6-bit/200-MHz full Nyquist A/D converter | |
| US10367478B2 (en) | Window function processing module | |
| CN103532553B (zh) | 基于循环时间数字转换器的时域adc | |
| CN216561747U (zh) | 一种基于fpga的高采样率等效采样系统 | |
| CN110061724A (zh) | 比较器电路 | |
| CN110768674A (zh) | 模数转换装置、设备以及转换方法 | |
| CN103595413B (zh) | 一种用于逐次逼近模数转换器的时域比较器 | |
| CN112165329A (zh) | 一种基于sar逻辑消除寄生的电容数字转换器 | |
| CN113406877B (zh) | 基于特征点的脉冲信号高时间精度测量方法和系统 | |
| EP0477537B1 (en) | Timing generator | |
| CN201947233U (zh) | 基于高性能内插数字式补偿电路的高精度延时同步机 | |
| CN101686058B (zh) | 跟踪与保持放大器以及模拟至数字转换器 | |
| CN103532559B (zh) | 循环时间数字转换器 | |
| Duan et al. | Phase control of triangular stimulus generator for ADC BIST | |
| CN203608184U (zh) | 基于循环时间数字转换器的时域adc | |
| CN206211981U (zh) | 一种基于单调性电容开关的模数转换器 | |
| CN103560787A (zh) | 宽输入范围线性电压时间转换方法及转换器 | |
| CN203608182U (zh) | 宽输入范围线性电压时间转换器 | |
| CN111722520B (zh) | 一种时间数字转换器、相位差的检测方法 | |
| CN109995372A (zh) | 一种用于pwm信号转电压的电路 | |
| CN110673113B (zh) | 一种高精度低回踢噪声的时钟再生延迟链 | |
| Fathi et al. | A sar adc based time-to-digital converter in cmos technology | |
| CN108107271B (zh) | 一种射频电源匹配器鉴相电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |