CN216450056U - 一种网络指令编码器 - Google Patents

一种网络指令编码器 Download PDF

Info

Publication number
CN216450056U
CN216450056U CN202122774314.5U CN202122774314U CN216450056U CN 216450056 U CN216450056 U CN 216450056U CN 202122774314 U CN202122774314 U CN 202122774314U CN 216450056 U CN216450056 U CN 216450056U
Authority
CN
China
Prior art keywords
module
encoder
unit
connector
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202122774314.5U
Other languages
English (en)
Inventor
李运洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Yaochen Technology Co ltd
Original Assignee
Chengdu Yaochen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Yaochen Technology Co ltd filed Critical Chengdu Yaochen Technology Co ltd
Priority to CN202122774314.5U priority Critical patent/CN216450056U/zh
Application granted granted Critical
Publication of CN216450056U publication Critical patent/CN216450056U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本实用新型公开一种网络指令编码器,属于编码器技术领域,该编码器设置在编码板上,编码板包括底板、主卡和子卡;主卡上设置有第一连接器、核心板和面板,子卡上设置有第二连接器;编码器包括收发数据指令的网络接口模块和串行接口模块,以及对数据指令进行编码的控制模块,网络接口模块和串行接口模块均与控制模块连接;串行接口模块包括RS422转换器和电平转换单元,RS422转换器与第二连接器连接,电平转换单元与第一连接器连接;网络接口模块包括RJ45连接器和网络接口单元,RJ45连接器与第二连接器连接,网络接口单元与第一连接器连接;本实用新型解决了网络指令编码器存在接收数据掉帧,导致实时性较差的问题,具有较高的实时性和稳定性。

Description

一种网络指令编码器
技术领域
本实用新型涉及编码器技术领域,特别涉及一种网络指令编码器。
背景技术
网络指令编码器是接收编码数据,针对网络指令的编码请求进行编码处理,并返回编码处理完成后的编码结果数据的器件。目前,网络指令编码器尚存在着一些问题,当编码器端口数量较多时,数据收发操作容易出现掉帧和延时的情况,实时性较差,导致数据刷新率和正确性较低,无法及时响应上位机的控制。
实用新型内容
本实用新型的主要目的在于:提供一种网络指令编码器,旨在解决现有技术中网络指令编码器存在接收数据掉帧,导致实时性较差的技术问题。
为实现上述目的,本实用新型采用如下技术方案:
第一方面,本实用新型提出一种网络指令编码器,所述编码器设置在编码板上,所述编码板包括底板、设置在所述底板相对两侧的主卡和子卡;所述主卡上设置有依次连接的第一连接器、核心板和面板,所述子卡上设置有第二连接器,所述第一连接器与所述第二连接器连接;
所述编码器包括收发数据指令的网络接口模块和串行接口模块,以及对所述数据指令进行编码的控制模块,所述网络接口模块和所述串行接口模块均与所述控制模块连接;
所述控制模块设置在所述核心板上;
所述串行接口模块包括RS422转换器和电平转换单元,所述RS422转换器设置在所述子卡上,并与所述第二连接器连接,所述电平转换单元设置在所述主卡上,并与所述第一连接器连接;
所述网络接口模块包括RJ45连接器和网络接口单元,所述RJ45连接器设置在所述子卡上,并与所述第二连接器连接,所述网络接口单元设置在所述主卡上,并与所述第一连接器连接。
可选地,上述网络指令编码器中,所述编码器还包括提供供电的电源模块;
所述电源模块与所述控制模块连接,所述电源模块设置在所述主卡上,并与所述面板连接。
可选地,上述网络指令编码器中,所述电源模块包括对电源电压进行隔离滤波和静电防护处理,输出处理后的电源电压的滤波单元,以及对所述处理后的电源电压进行多规格电压转换的电压转换单元,所述电压转换单元与所述控制模块连接。
可选地,上述网络指令编码器中,所述编码器还包括提供复位控制的复位模块;
所述复位模块与所述控制模块连接,所述复位模块设置在所述主卡上,并与所述面板连接。
可选地,上述网络指令编码器中,所述复位模块包括在控制模块定时结束时进行自动复位的看门狗定时单元、在所述编码器上电或掉电时进行自动复位的电源监测单元、以及进行手动复位的驱动单元;
所述看门狗定时单元、电源监测单元和驱动单元均与所述控制模块连接。
可选地,上述网络指令编码器中,所述编码器还包括提供可编程通信接口的USB接口和调试接口;
所述USB接口和所述调试接口均与所述控制模块连接,所述USB接口和所述调试接口均设置在所述主卡上,并均与所述面板连接。
可选地,上述网络指令编码器中,所述编码器还包括提供报警提示的报警模块;
所述报警模块与所述控制模块连接,所述报警模块设置在所述主卡上。
可选地,上述网络指令编码器中,所述编码器还包括指示工作状态的指示模块,所述指示模块设置在所述主卡上;
所述指示模块包括电源工作指示单元、可编程通信指示单元、串行接口发送指示单元和/或串行接口接收指示单元;
所述电源工作指示单元与所述电源模块连接,所述可编程通信指示单元与所述USB接口和所述调试接口连接,所述串行接口发送指示单元和所述串行接口接收指示单元均与所述串行接口模块连接。
可选地,上述网络指令编码器中,所述控制模块包括处理器,与所述处理器连接的配置存储器、内存器和存储器,以及与所述处理器连接的定时器。
可选地,上述网络指令编码器中,所述编码器还包括提供实时时钟数据的时钟模块;
所述时钟模块与所述控制模块连接,所述时钟模块设置在所述主卡上。
本实用新型提供的上述一个或多个技术方案,可以具有如下优点或至少实现了如下技术效果:
本实用新型提出的一种网络指令编码器,通过采用收发数据指令的网络接口模块和串行接口模块,可以对多种接口和多数量接口进行编码数据收发和编码指令收发,再采用对数据指令进行编码的控制模块,可以实时处理各个接口的数据收发操作;本实用新型具有较高的实时性和稳定性,保证网络接口模块和串行接口模块发出数据的刷新率与正确性,接收数据不掉帧,不延时,可及时响应上位机的控制。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型网络指令编码器的硬件连接框图;
图2为图1中一路串行接口模块的连接框图;
图3为图1中电源模块的连接框图;
图4为图1中复位模块的连接框图;
图5为图1中报警模块的连接框图;
图6为图1中指示模块的连接框图;
图7为图1中控制模块的连接框图。
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,在本实用新型中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的装置或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种装置或者系统所固有的要素。在本实用新型中,除非另有明确的规定和限定,术语“连接”、“固定”等应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连;可以是两个元件内部的连通,也可以是两个元件的相互作用关系。在本实用新型中,使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本实用新型的说明,其本身没有特定的意义。因此,“模块”、“部件”或“单元”可以混合地使用。
对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。另外,各个实施例的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时,应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
鉴于现有技术中网络指令编码器存在接收数据掉帧,导致实时性较差的技术问题,本实用新型提供了一种网络指令编码器,具体实施方式和实施例如下。
参照图1,图1为本实用新型网络指令编码器的硬件连接框图;下面结合图1的连接框图,对本实施例的网络指令编码器进行详细说明。
所述编码器设置在编码板上,编码板包括底板、设置在所述底板相对两侧的主卡和子卡;所述主卡上设置有依次连接的第一连接器、核心板和面板,所述子卡上设置有第二连接器,所述第一连接器与所述第二连接器连接;
所述编码器包括收发数据指令的网络接口模块和串行接口模块,以及对所述数据指令进行编码的控制模块,所述网络接口模块和所述串行接口模块均与所述控制模块连接;
所述控制模块设置在所述核心板上;
所述串行接口模块包括RS422转换器和电平转换单元,所述RS422转换器设置在所述子卡上,并与所述第二连接器连接,所述电平转换单元设置在所述主卡上,并与所述第一连接器连接;
所述网络接口模块包括RJ45连接器和网络接口单元,所述RJ45连接器设置在所述子卡上,并与所述第二连接器连接,所述网络接口单元设置在所述主卡上,并与所述第一连接器连接。
在本实施例中,串行接口模块和网络接口模块可以分别从上位机接收编码指令和编码数据,将编码指令和编码数据发送至控制模块,再由控制模块根据编码数据对编码指令进行编码处理,获得编码处理后的数据,返回给上位机,实现了在上位机上网络遥控网络指令编码器进行数据接收、逻辑处理、编码处理和数据发送。本实施例的编码器设置在编码板上,使用时,将编码板插接在标准CPCI(Compact Peripheral Component Interconnect,紧凑型外设部件互连标准)机箱内,通电后即可工作。
本实施例采用FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)作为控制模块的核心部件,具体可以采用FPGA Zynq7000型号的FPGA处理器,该处理器上可运行预设程序,比如,运行嵌入式linux操作系统,在linux操作系统上设计并开发网络版指令编码软件,实现对网络数据的指令编码,并将编码结果通过串行接口模块和网络接口模块输出。
具体的,如图2所示的一路串行接口模块的连接框图,所述串行接口模块包括RS422转换器和电平转换单元,本实施例的串行接口模块设置5路,包括5路RS422转换器和5路电平转换单元,图2中仅为一路串行接口模块的连接框图。RS422转换器通过RS422总线与上位机连接,RS422转换器具体采用将TTL(逻辑门电路)电平转换为RS422电平的电气隔离型RS422数据通信接口芯片MAX1490A,该芯片具有光耦隔离,可以将通信接口两侧完全地电气隔离,还具有静电保护、短路保护和过流保护功能,电平转换单元具体采用SN74LVC8T245电平转换芯片。
具体的,本实施例的网络接口模块设置4路,包括4路RJ45连接器和4路10/100/1000Mb/s的自适应网络接口单元,网络接口单元具体采用千兆网芯片88E1512。
对各个串行接口和串行接口采用分块设置,可以防止接口错插,保证设备的安全性。
进一步地,所述编码器还包括提供供电的电源模块;
所述电源模块与所述控制模块连接,所述电源模块设置在所述主卡上,并与所述面板连接。
更进一步地,所述电源模块包括对电源电压进行隔离滤波和静电防护处理,输出处理后的电源电压的滤波单元,以及对所述处理后的电源电压进行多规格电压转换的电压转换单元,所述电压转换单元与所述控制模块连接。
在本实施例中,如图3所示为电源模块的连接框图,电压转换单元采用高效率DC-DC变换芯片ADP5052ACPZ,本实施例的电源模块将来自CPCI机箱的直流+12V电源电压和+5V电源电压进行隔离滤波和静电防护处理后,输出给电压转换单元的DC-DC变换芯片,该芯片可以产生FPGA所需的各种规格电压,比如,1.0V/3A,1.2V/1.2A,1.8V/200mA,2.5V/1.2A,3.3V/3A等。电压转换单元具有使能控制功能,可以根据使能控制端的高低电平使能或者禁止电源输出,具体将CPCI把手端的微动开关连接到电源使能控制端,从而可实现网络指令编码器的上下电功能。本实施例的电源模块能够稳定提供48小时连续运行的供电需求,使网络指令编码器具有较高稳定性。
进一步地,所述编码器还包括提供复位控制的复位模块;
所述复位模块与所述控制模块连接,所述复位模块设置在所述主卡上,并与所述面板连接。
更进一步地,所述复位模块包括在控制模块定时结束时进行自动复位的看门狗定时单元、在所述编码器上电或掉电时进行自动复位的电源监测单元、以及进行手动复位的驱动单元;
所述看门狗定时单元、电源监测单元和驱动单元均与所述控制模块连接。
在本实施例中,如图4所示为复位模块的连接框图,复位模块包括看门狗定时单元、电源监测单元和驱动单元。复位模块可以是FPGA处理器的内置模块,也可以是独立的外接模块。复位模块可提供手动复位,上电、掉电复位,以及看门狗复位。本实施例的编码器,断电重启的时间不大于24s,故障自动重启的时间不大于5s,具有较高的响应及时性。
进一步地,所述编码器还包括提供可编程通信接口的USB接口和调试接口;
所述USB接口和所述调试接口均与所述控制模块连接,所述USB接口和所述调试接口均设置在所述主卡上,并均与所述面板连接。
进一步地,所述编码器还包括提供报警提示的报警模块;
所述报警模块与所述控制模块连接,所述报警模块设置在所述主卡上。
在本实施例中,如图5所示为报警模块的连接框图,报警模块采用蜂鸣器报警,具体采用高可靠的工业级5V有源蜂鸣器,可通过改变处理器BEEP引脚的输出频率,依次通过电平转换电路和蜂鸣器驱动电路进行处理后,从而改变蜂鸣器输出的音调,实现不同声音告警信息的输出。
更进一步地,所述编码器还包括指示工作状态的指示模块,所述指示模块设置在所述主卡上;
所述指示模块包括电源工作指示单元、可编程通信指示单元、串行接口发送指示单元和/或串行接口接收指示单元;
所述电源工作指示单元与所述电源模块连接,所述可编程通信指示单元与所述USB接口和所述调试接口连接,所述串行接口发送指示单元和所述串行接口接收指示单元均与所述串行接口模块连接。
在本实施例中,如图6所示为指示模块的连接框图,本实施例设置有16路LED指示,其中,2路LED指示内置在主控板上,14路LED指示外置在面板上。具体的,2路内置LED指示中,一路来指示FPGA上电后程序配置完成,另一路来指示FPGA电源转换状态。14路外置LED指示中,1路来指示电源模块是否正常,3路来指示控制模块的可编程设定状态,10路分为5组,每组2路分别指示串行接口发送数据状态和串行接口接收数据状态。图6中,14路外置LED指示电路,均通过电平转换电路和LED驱动电路分别控制LED灯,其中,LED灯的颜色可根据实际情况设定。
进一步地,所述控制模块包括处理器,与所述处理器连接的配置存储器、内存器和存储器,以及与所述处理器连接的定时器。
在本实施例中,如图7所示的控制模块的连接框图,处理器采用FPGA处理器,具体采用Zynq7000处理器芯片,该芯片内部包含一个双核866MHz的高速处理器,内置DDR3存储器接口,2路串行接口,2路千兆网络接口,I2C接口,可编程逻辑资源丰富,差分输入输出引脚对数量众多,可兼容大多数不同电平协议的高速接口。定时器采用高速度、高精度的有源时钟,给FPGA处理器提供全局时钟,该时钟配合FPGA的PLL(Phase Locked Loop,锁相环),可产生FPGA处理器需要用到的各种时钟信号,该时钟可保证定时精度在±100ms以内。
本实施例的配置存储器采用QSPI(Quad Serial Peripheral Interface,队列串行外设接口)存储器,具体采用S25FL128SAGBHI200存储器,具有高速率、大容量、低功耗等优点,可以作为FPGA的平台配置存储器使用。内存器采用DDR3(同步动态动态随机存取内存)存储器,具体采用MT41K256M16HA-125-E DDR3内存芯片,利用两片该芯片可以构成32位1GB的内存,操作速度可达1600MHz。存储器采用eMMC(Embedded Multi Media Card,内嵌式存储器)FLASH(闪存)存储器,具体采用MTFC4GMDEA-4MIT芯片,该芯片具有高密度、大容量、低功耗等特点,单片可以提供4GB的存储容量。
更进一步地,所述编码器还包括提供实时时钟数据的时钟模块;
所述时钟模块与所述控制模块连接,所述时钟模块设置在所述主卡上。
在本实施例中,时钟模块采用PCF8563T实时时钟芯片,该芯片是低功耗的CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)实时时钟芯片,可提供一个可编程时钟输出,一个中断输出和掉电检测器,所有数据和地址可以通过I2C总线接口串行传递,最大总线速度为400KB/s。实时时钟为本实施例的嵌入式系统提供基本的实时时钟数据,比如,网络数据里面的时间戳。该实时时钟的时间精度为年误差不大于3分钟,最大日误差为0.432秒,误差较小。
本实施例的网络指令编码器不仅具有在上位机上网络遥控网络指令编码器进行数据接收、逻辑处理、编码处理和数据发送的功能,还具有运行状态指示、声音告警提示、快速自启动、手动复位等功能。
本实施例的网络指令编码器,通过采用收发数据指令的网络接口模块和串行接口模块,可以对多种接口和多数量接口进行编码数据收发和编码指令收发,再采用对数据指令进行编码的控制模块,可以实时处理各个接口的数据收发操作;本实用新型具有较高的实时性和稳定性,保证网络接口模块和串行接口模块发出数据的刷新率与正确性,接收数据不掉帧,不延时,可及时响应上位机的控制。
需要说明,上述本实用新型实施例序号仅仅为了描述,不代表实施例的优劣。以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接或间接运用在其他相关的技术领域,均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种网络指令编码器,其特征在于,所述编码器设置在编码板上,所述编码板包括底板、设置在所述底板相对两侧的主卡和子卡;所述主卡上设置有依次连接的第一连接器、核心板和面板,所述子卡上设置有第二连接器,所述第一连接器与所述第二连接器连接;
所述编码器包括收发数据指令的网络接口模块和串行接口模块,以及对所述数据指令进行编码的控制模块,所述网络接口模块和所述串行接口模块均与所述控制模块连接;
所述控制模块设置在所述核心板上;
所述串行接口模块包括RS422转换器和电平转换单元,所述RS422转换器设置在所述子卡上,并与所述第二连接器连接,所述电平转换单元设置在所述主卡上,并与所述第一连接器连接;
所述网络接口模块包括RJ45连接器和网络接口单元,所述RJ45连接器设置在所述子卡上,并与所述第二连接器连接,所述网络接口单元设置在所述主卡上,并与所述第一连接器连接。
2.如权利要求1所述的网络指令编码器,其特征在于,所述编码器还包括提供供电的电源模块;
所述电源模块与所述控制模块连接,所述电源模块设置在所述主卡上,并与所述面板连接。
3.如权利要求2所述的网络指令编码器,其特征在于,所述电源模块包括对电源电压进行隔离滤波和静电防护处理,输出处理后的电源电压的滤波单元,以及对所述处理后的电源电压进行多规格电压转换的电压转换单元,所述电压转换单元与所述控制模块连接。
4.如权利要求1所述的网络指令编码器,其特征在于,所述编码器还包括提供复位控制的复位模块;
所述复位模块与所述控制模块连接,所述复位模块设置在所述主卡上,并与所述面板连接。
5.如权利要求4所述的网络指令编码器,其特征在于,所述复位模块包括在控制模块定时结束时进行自动复位的看门狗定时单元、在所述编码器上电或掉电时进行自动复位的电源监测单元、以及进行手动复位的驱动单元;
所述看门狗定时单元、电源监测单元和驱动单元均与所述控制模块连接。
6.如权利要求2所述的网络指令编码器,其特征在于,所述编码器还包括提供可编程通信接口的USB接口和调试接口;
所述USB接口和所述调试接口均与所述控制模块连接,所述USB接口和所述调试接口均设置在所述主卡上,并均与所述面板连接。
7.如权利要求6所述的网络指令编码器,其特征在于,所述编码器还包括提供报警提示的报警模块;
所述报警模块与所述控制模块连接,所述报警模块设置在所述主卡上。
8.如权利要求7所述的网络指令编码器,其特征在于,所述编码器还包括指示工作状态的指示模块,所述指示模块设置在所述主卡上;
所述指示模块包括电源工作指示单元、可编程通信指示单元、串行接口发送指示单元和/或串行接口接收指示单元;
所述电源工作指示单元与所述电源模块连接,所述可编程通信指示单元与所述USB接口和所述调试接口连接,所述串行接口发送指示单元和所述串行接口接收指示单元均与所述串行接口模块连接。
9.如权利要求1所述的网络指令编码器,其特征在于,所述控制模块包括处理器,与所述处理器连接的配置存储器、内存器和存储器,以及与所述处理器连接的定时器。
10.如权利要求9所述的网络指令编码器,其特征在于,所述编码器还包括提供实时时钟数据的时钟模块;
所述时钟模块与所述控制模块连接,所述时钟模块设置在所述主卡上。
CN202122774314.5U 2021-11-13 2021-11-13 一种网络指令编码器 Expired - Fee Related CN216450056U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122774314.5U CN216450056U (zh) 2021-11-13 2021-11-13 一种网络指令编码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122774314.5U CN216450056U (zh) 2021-11-13 2021-11-13 一种网络指令编码器

Publications (1)

Publication Number Publication Date
CN216450056U true CN216450056U (zh) 2022-05-06

Family

ID=81353191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122774314.5U Expired - Fee Related CN216450056U (zh) 2021-11-13 2021-11-13 一种网络指令编码器

Country Status (1)

Country Link
CN (1) CN216450056U (zh)

Similar Documents

Publication Publication Date Title
CN104484303A (zh) 一种基于SoC芯片的1553B节点电路
CN216450056U (zh) 一种网络指令编码器
CN107942808B (zh) 一种dcs容量扩展装置
CN113867189A (zh) 高速Glink总线通信伺服控制组件及控制方法
CN114168372A (zh) 一种网络指令编码器
CN208781223U (zh) 一种基于cpci总线的数据处理板
CN218547284U (zh) 一种用于测试系统工作状态的监控装置
CN114201430B (zh) 单cc接口mcu实现双盲插控制电路及显示控制方法
CN210864698U (zh) 一种基于vpx结构的信号处理板卡
CN211557273U (zh) 一种新型电力标准化通信核心板
CN210666762U (zh) 一种通用板卡
CN203732908U (zh) 农业通用监控器模块
CN215867850U (zh) 一种携带双处理器的片上系统
CN220359143U (zh) 域控中多soc的隔离电路
RU123272U1 (ru) Универсальный конвертер интерфейсов
CN214278688U (zh) 一种交换系统用ipmb接口电路
CN110765057A (zh) 一种基于spi通信的端口复用系统
CN219122690U (zh) 串行通讯模块
CN111880974B (zh) 一种兼容多类型服务器测试的装置及方法
CN219758827U (zh) 计算模块及计算装置
CN216411914U (zh) 一种can总线和网络接口数据转换装置及控制系统
CN219105354U (zh) 一种基于dsp与fpga的直流电源微机保护装置
CN221039843U (zh) 一种上下位机组合控制器
CN212012463U (zh) 一种隔离电路
CN219609634U (zh) 一种平台管理系统及装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220506