CN219122690U - 串行通讯模块 - Google Patents

Abstract

本申请公开了一种串行通讯模块，所述串行通讯模块为二取二结构；所述二取二结构包括两个相互独立的串行通讯子模块；每个串行通讯子模块包括主处理器、协处理器、至少两个RS422/RS485收发器；所述主处理器与所述协处理器通信，所述协处理器，设置为实现UART控制器逻辑；所述主处理器，设置为通过UART控制器逻辑控制其中一个RS422/RS485收发器的收发方向，以实现RS485通讯接口或RS422通讯接口。

Description

串行通讯模块

技术领域

本申请涉及列车控制技术领域，尤指一种串行通讯模块。

背景技术

轨道联锁、列控产品均需要与外部RS422/RS485以及CAN接口设备进行通讯、交换数据，既有产品存在器件多、占用PCB面积大的弊端。

发明内容

本申请提供了一种串行通讯模块，该串行通讯模块在保证接口数量的同时，节约了器件数量、降低了成本、节约了面积。

本申请提供了一种串行通讯模块，所述串行通讯模块为二取二结构；所述二取二结构包括两个相互独立的串行通讯子模块；

每个串行通讯子模块包括主处理器、协处理器、至少两个RS422/RS485收发器；所述主处理器与所述协处理器通信，所述协处理器，设置为实现UART控制器逻辑；所述主处理器，设置为通过UART控制器逻辑控制其中一个RS422/RS485收发器的收发方向，以实现RS485通讯接口或RS422通讯接口。

在一种示例性的实施例中，每个RS422/RS485收发器为隔离型收发器。

在一种示例性的实施例中，每个串行通讯子模块还包括CAN控制器和CAN收发器；所述CAN控制器和所述CAN收发器连接；

所述协处理器，设置为实现SPI总线逻辑，对CAN控制器进行控制，以实现CAN总线通讯。

在一种示例性的实施例中，所述CAN控制器为芯力特公司的型号为SIT2515T的CAN控制器。

在一种示例性的实施例中，所述CAN收发器为隔离型CAN收发器。

在一种示例性的实施例中，每个串行通讯子模块还包括多个MLVDS总线芯片；所述多个MLVDS总线芯片与所述协处理器连接；

每个MLVDS总线芯片是型号为TPT9H221L1-SO1R-S总线芯片。

在一种示例性的实施例中，每个串行通讯子模块还包括电源模块；所述电源模块包括处理器电源模块和看门狗电源；

所述处理器电源模块，设置为将外部输入的24V电压转换成第一电压值集合的电压，以满足所述主处理器各部分和所述协处理器各部分的供电需求；

所述看门狗电源模块，设置为将外部输入的24V电压转换成第二电压值的电压，以用于RS485/RS422和CAN收发器现场侧的电源供电。

在一种示例性的实施例中，每个串行通讯子模块还包括复位模块；

所述复位模块，设置为对所述电源模块的所有逻辑电源进行欠压复位监控，并通过所述协处理器监控所述主处理器的运行，以在任何一个逻辑电源的电压异常或主处理器程序跑飞后对所述串行通讯模块进行强制复位。

在一种示例性的实施例中，所述主处理器为DSP芯片；

所述DSP芯片是进芯公司的型号为ADP32F12的DSP芯片；

所述协处理器为FPGA芯片；

所述FPGA芯片为京微齐力公司的型号为P1P060的FPGA芯片。

在一种示例性的实施例中，每个RS422/RS485收发器是型号为NSI183086的收发器。

本申请的其他一些实施例采用全国产化器件实现“二取二”架构的串行通讯模块，真正做到完全自主可控；

本申请的一些实施例采用SPI串行接口的CAN控制器，节约了FPGA IO数量，简化了电源设计，也无需电平转换器件，并且有利于采用FPGA进行CAN接口数量的扩展。

本申请一些实施例采用隔离型CAN收发器，无需额外的光耦隔离器件，节约了器件数量、降低了成本、节约了PCB板的面积。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请实施例的一种串行通讯模块的示意图；

图2为本申请实施例的另一种串行通讯模的逻辑结构示意图；

图3为本申请实施例的串行通讯模块的电源分配示意图；

图4为本申请实施例的串行通讯模块复位逻辑示意图；

图5为本申请实施例的RS422/RS485通讯接口逻辑框图；

图6为现有技术的CAN通讯接口逻辑框图；

图7为本申请实施例的CAN通讯接口逻辑框图。

具体实施方式

图1为本申请实施例的一种串行通讯模块的示意图，如图1所示，该种串行通讯模块为二取二结构；所述二取二结构包括两个相互独立的串行通讯子模块；

每个串行通讯子模块包括主处理器、协处理器、至少两个RS422/RS485收发器；所述主处理器与所述协处理器通信，所述协处理器，设置为实现UART控制器逻辑；所述主处理器，设置为通过UART控制器逻辑控制其中一个RS422/RS485收发器的收发方向，以实现RS485通讯接口或RS422通讯接口。

在一种示例性的实施例中，每个RS422/RS485收发器为隔离型收发器。

在一种示例性的实施例中，每个串行通讯子模块还包括CAN控制器和CAN收发器；所述CAN控制器和所述CAN收发器连接；

所述协处理器，设置为实现SPI总线逻辑，对CAN控制器进行控制，以实现CAN总线通讯。

在一种示例性的实施例中，所述CAN控制器为芯力特公司的型号为SIT2515T的CAN控制器。

在一种示例性的实施例中，所述CAN收发器为隔离型CAN收发器。

在一种示例性的实施例中，每个串行通讯子模块还包括多个MLVDS总线芯片；所述多个MLVDS总线芯片与所述协处理器连接；

每个MLVDS总线芯片是型号为TPT9H221L1-SO1R-S总线芯片。

在一种示例性的实施例中，每个串行通讯子模块还包括电源模块；所述电源模块包括处理器电源模块和看门狗电源；

所述处理器电源模块，设置为将外部输入的24V电压转换成第一电压值集合的电压，以满足所述主处理器各部分和所述协处理器各部分的供电需求；

所述看门狗电源模块，设置为将外部输入的24V电压转换成第二电压值的电压，以用于RS485/RS422和CAN收发器现场侧的电源供电。

其中，第一电压值集合的电压包括3.3V、2.5V、1.8V和0.9V。

第二电压值集合的电压包括5V。

在一种示例性的实施例中，每个串行通讯子模块还包括复位模块；

所述复位模块，设置为对所述电源模块的所有逻辑电源进行欠压复位监控，并通过所述协处理器监控所述主处理器的运行，以在任何一个逻辑电源的电压异常或主处理器程序跑飞后对所述串行通讯模块进行强制复位。

在一种示例性的实施例中，所述主处理器为DSP芯片；

所述DSP芯片是进芯公司的型号为ADP32F12的DSP芯片；

所述协处理器为FPGA芯片；

所述FPGA芯片为京微齐力公司的型号为P1P060的FPGA芯片。

在一种示例性的实施例中，每个RS422/RS485收发器是型号为NSI183086的收发器。

本申请实施例的串行通讯模块，通过协处理器控制RS422/RS485收发器的收发方向，从而实现485通讯接口，因此，该串行通讯模块既可以与外部422设备通讯，又能与外部485设备通讯。且RS422通讯接口的发送电路与485通讯接口电路复用，合理的减少了RS422/RS485收发器的使用数量，节约了成本和空间。

图2为本申请实施例的另一种串行通讯模块的逻辑结构示意图，该串行通讯模块为全国产化元器件实现的一种“二取二”架构的自主可控串行通讯模块，通过硬件资源、接口的扩展及平台应用软件的适配开发，可以作为各轨道产品的通用串行通讯模块，用于连接各种串行接口的外设。

该串行通讯模块硬件设计上采用“二取二”架构，所谓“二取二”架构，指模块包括两个对称的通道，安全数据的输出需要经过两个通道的表决判断，一致方能输出；安全数据的输入需要通过两个通道的比较判断，一致方能使用。两通道均基于DSP+FPGA架构进行设计，其中DSP芯片采用湖南进芯公司的ADP32F12，作为主处理器，用来处理各种逻辑运算、控制，该DSP是一款高性能32位定点数字处理器，主频高达180MHz，具有低功耗高性能的特点，内置多种存储器和丰富的外设，且具备可选择的内部LDO、30MHz晶振及CAN收发器，若启用可以节约外部1.8V核电压电源、30MHz晶振及CAN收发器，节约成本和空间，具有极高的性价比和广泛的应用空间；FPGA芯片采用京微齐力公司P(飞马)系列的P1P060，作为协处理器，用来处理各种通信接口、IO接口、存储及总线协议，该FPGA采用40nm CMOS工艺，逻辑容量近60K等效LUT4，使用了全新的LUT 6架构和32路全时钟网络，运行速度可达到700MHz，足以满足轨道交通行业的主流应用。

该串行通讯模块主要功能如下：

1)具有通道间高速通信接口：“二取二”架构中的两个通道通过高速隔离容耦CA-IS3720HS实现两通道间的数据通信及同步，最高支持速率：200Mbps；

2)具有RS422/RS485通讯接口：每个通道的FPGA实现两个UART控制器，控制外部RS422/RS485隔离收发器，实现2路RS422/RS485通讯接口，与外部的RS422/RS485接口设备交换数据。CPU从FPGA中读取该数据并对其进行编码组包、拆包解析及安全协议校验等操作；

3)具有CAN通讯接口：每通道的FPGA外扩2个CAN控制器，控制外部的隔离CAN收发器，实现2路CAN通讯接口，与外部的CAN接口设备交换数据。CPU从FPGA中读取该数据并对其进行编码组包、拆包解析及安全协议校验等操作；

4)安全看门狗电源供电：若安全看门狗进入“OFF”状态，则RS485和CAN收发器现场侧无供电，从而断开与外部设备的连接，此为串行通讯模块的安全态；

5)具有高速MLVDS总线：每通道支持4路串行高速MLVDS总线通信，选用TPT9H221L1-SO1R-S实现，速率最高支持：200Mbps，可通过该MLVDS总线与其他模块进行通信，构建一个完善的系统。

该串行通讯模块的电源系统设计如下：

电源系统作为系统能量的来源，是系统重要的组成部分。本申请实施例输入电源采用工业标准的DC24V±10％，模块上的逻辑电源种类繁多，具体需要：3.3V、2.5V、1.8V和0.9V，对所有逻辑电源均进行了欠压监控。

图3为电源分配图。

具体实现方案如下：

逻辑电源为24V输入，经保险丝防护、二极管防反、电容和电感滤波后输入给SYA18303FCA降压为系统3.3V主电源。

3.3V主电源经过SY98003AQNC转换为0.9V，作为FPGA的内核电压，经过负载开关SY6875A控制后的3.3V电压作为FPGA和DSP的IO电压，并且负载开关SY6875A受到SY98003AQNC电源PG信号使能控制，实现0.9V先输出3.3V IO电源后输出的时序控制，从而满足FPGA内核电压先于IO电压上电的时序要求，受控输出的3.3V再经过LDO芯片SY6301转换为1.8V和2.5V电压，其中1.8V作为DSP的内核电源，2.5V作为FPGA的IO电源和模拟电源。

该串行通讯模块的DSP电源的上电时序设计为：

3.3V IO电源、1.8V内核电源。

FPGA电源的上电时序设计为：

0.9V内核电源、3.3V IO电源、2.5V IO及模拟电源。

看门狗电源为24V输入，经保险丝防护、热敏电阻防冲击、二极管防反、电容和电感滤波后输入给金升阳隔离DC-DC电源芯片WRB2405S-3WR2降压为系统5V看门狗电源，用于RS485/RS422和CAN收发器现场侧的电源供电。

该串行通讯模块的复位逻辑设计如下：

复位逻辑的作用是为模块提供初始化运行条件，异常情况下保证模块处于已知状态，是保证模块正常运行的关键。本申请实施例为保证可靠性和安全性，对复位系统进行了强化，对所有逻辑电源进行了欠压复位监控，并通过FPGA实现软看门狗，监控DSP的运行，保证在任何一个逻辑电压异常或DSP程序跑飞后对系统进行强制复位，确保系统的安全可靠运行。

图4为复位逻辑图。

具体实现方案如下：

由SGM890B监控芯片实现1.8V，2.5V及3.3V电源的欠压监控功能，各监控复位输出信号与手动复位信号实现“线与”，0.9V逻辑电源的监控通过SY98003AQNC电源芯片的PG输出信号实现，再通过逻辑“与”芯片SGM7SZ08通过逻辑组合输出复位信号nPOR，该信号直接用来作为FPGA的复位输入信号，FPGA的内部软看门狗输出信号FPGA WDT nRST与nPOR通过逻辑“与”芯片SGM7SZ08通过逻辑组合输出CPU nRST信号，该信号作为DSP的复位输入信号，任意电压跌落到阈值外都会触发DSP和FPGA系统复位。

该串行通讯模块的RS422/RS485通讯接口设计如下：

本申请实施例提出的串行通讯模块，每通道集成2路RS422/RS485通讯接口，由FPGA逻辑实现2路UART控制器，接口部分采用纳芯微公司隔离的422/485收发器芯片NSI83086实现，确保逻辑侧与现场接口侧的电气隔离，提高系统的抗干扰能力，保证系统的可靠稳定运行；此外，FPGA还可以控制隔离收发器NSI83086的收发方向，从而实现485通讯接口，因此，模块既可以与外部422设备通讯，又能与外部485设备通讯。且RS422通讯接口的发送电路与485通讯接口电路复用，合理的减少了隔离收发器芯片NSI83086的使用数量，节约了成本和空间，模块可以根据应用场景的需求，配置为RS422通讯接口或RS485通讯接口，实现灵活配置的目的，极大的扩展了模块的应用领域。对外通讯总线差分信号上使用10Ω串联电阻用于总线接口的限流防护，保护隔离收发器芯片，通过拨码开关选择是否需要终端匹配电阻，方便了模块的总线布置；接口侧由看门狗电源供电，一旦系统出现故障，看门狗电源就会断电，从而切断与外部的通信，保证整个系统的安全，实现故障-安全的目标。

图5为RS422/RS485通讯接口逻辑框图。

该串行通讯模块的CAN通讯接口设计：

轨道电路既有产品的CAN通讯接口设计原理参见图6，主要原理是DSP通过LOCALBUS总线与FPGA进行通信，通过FPGA的逻辑处理，输出3.3V控制信号，经过逻辑芯片4245进行3.3V<->5V电平转换，然后控制5V供电的CAN控制器芯片SJA1000，其CAN单端收发信号，经过光耦隔离后与CAN收发器相连，实现CAN总线功能。这种原理设计存在以下几个弊端：

CAN控制器SJA1000为并行总线接口：增加了信号数量，对FPGA的IO数量提出了更高的要求；

CAN控制器SJA1000为5V供电器件：需要提供5V逻辑电源，为CAN控制器SJA1000供电，增加电源种类，增加功耗，增加面积，增加PCB电源平面划分难度；

需要逻辑芯片4245实现3.3V<->5V的电平转换：增加面积，降低可靠性；

需要光耦器件实现逻辑侧与接口侧的电气隔离：增加面积，降低可靠性。

本串行通讯模块，设计了一种CAN通讯接口电路，能够很好的解决上述设计存在的弊端，每通道集成2路CAN通讯接口，通过FPGA逻辑实现与DSP的接口。CAN控制器使用芯力特公司的SPI接口的SIT2515T芯片，该芯片采用3.3V供电，无需5V供电电源，也无需逻辑电平转换芯片，且为SPI接口，需要的FPGA IO数量少，通过FPGA实现SPI总线逻辑，控制SIT2515T芯片，实现CAN总线通讯功能。使用芯力特公司的隔离型收发器SIT1050ISO进行总线侧和逻辑侧的隔离，无需额外的光耦器件进行隔离，提高了系统的抗干扰能力，保证系统的可靠稳定运行。对外通讯总线差分信号线上使用10Ω串联电阻用于总线接口的限流防护，保护隔离收发器芯片。通过拨码开关选择是否需要终端匹配电阻，方便了模块的总线布置；接口侧由看门狗电源供电，一旦系统出现故障，看门狗电源就会断电，从而切断与外部的通信，保证整个系统的安全，实现故障-安全的目标。

图7为本申请实施例CAN通讯接口逻辑框图。

本申请实施例的有益效果如下：

完全自主可控：本申请实施例采用全国产化器件实现“二取二”架构的串行通讯模块，真正做到完全自主可控；

RS422/RS485通讯接口：本申请实施例提出的RS422/RS485通讯接口方案，在保证接口数量的同时节约了器件数量，降低了成本，节约了面积。具有如下优点：

灵活性：RS422电路和RS485电路复用，模块既可以满足RS422通讯接口要求，又能满足RS485通讯接口要求；

紧凑性：RS422电路和RS485电路复用，既满足了应用要求，又节约了收发器数量，此外采用隔离型收发器，无需使用光耦器件，这些都极大节约了器件数量，缩小了PCB布局面积，具有非常强的紧凑型；

安全性：RS422/RS485通讯接口电路的接口部分采用看门狗电源供电，确保故障导向安全，具有很好的安全性。

CAN通讯接口：本申请实施例提出的CAN通讯接口方案，采用SPI串行接口的CAN控制器，节约了FPGA IO数量，该控制器3.3V供电，无需5V电源，简化了电源设计，也无需电平转换器件；采用隔离型CAN收发器，无需额外的光耦隔离器件，这都大大节约了器件数量，降低了成本，节约了面积，由于采用了SPI接口的CAN控制器，非常有利于采用FPGA进行CAN接口数量的扩展，特别适合CAN接口数量需求多的场合。具体优点如下：

接口简单：CAN控制器接口为SPI串行接口，相较于既有的并行接口CAN控制器，具有信号数量少，所需要IO数量少，逻辑易于实现等优点；

供电简单：CAN控制器为3.3V供电芯片，相较于既有的5V供电CAN控制器，具有供电简单，功耗低，无需电平转换器件等优点；

紧凑性好：由于CAN控制器接口和供电简单，无需5V电源芯片和3.3V<->5V电平转换芯片，大大减少了芯片数量，此外采用隔离型CAN收发器，无需使用额外的光耦器件，这些都极大节约了器件数量，缩小了PCB布局面积，具有非常强的紧凑型，有利于小型化设计；

扩展性强：CAN控制器接口为SPI串行接口，易于扩展，可以满足CAN接口数量的扩展需求；

安全性高：CAN通讯接口电路的接口部分采用看门狗电源供电，确保故障导向安全，具有很好的安全性。

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种串行通讯模块，其特征在于，

所述串行通讯模块为二取二结构；所述二取二结构包括两个相互独立的串行通讯子模块；

每个串行通讯子模块包括主处理器、协处理器、至少两个RS422/RS485收发器；所述主处理器与所述协处理器通信，所述协处理器，设置为实现UART控制器逻辑；所述主处理器，设置为通过UART控制器逻辑控制其中一个RS422/RS485收发器的收发方向，以实现RS485通讯接口或RS422通讯接口。

2.如权利要求1所述的串行通讯模块，其特征在于，

每个RS422/RS485收发器为隔离型收发器。

3.如权利要求1所述的串行通讯模块，其特征在于，

每个串行通讯子模块还包括CAN控制器和CAN收发器；所述CAN控制器和所述CAN收发器连接；

所述协处理器，设置为实现SPI总线逻辑，对CAN控制器进行控制，以实现CAN总线通讯。

4.如权利要求3所述的串行通讯模块，其特征在于，

所述CAN控制器为芯力特公司的型号为SIT2515T的CAN控制器。

5.如权利要求3所述的串行通讯模块，其特征在于，

所述CAN收发器为隔离型CAN收发器。

6.如权利要求1所述的串行通讯模块，其特征在于，

每个串行通讯子模块还包括多个MLVDS总线芯片；所述多个MLVDS总线芯片与所述协处理器连接；

每个MLVDS总线芯片是型号为TPT9H221L1-SO1R-S总线芯片。

7.如权利要求1所述的串行通讯模块，其特征在于，

每个串行通讯子模块还包括电源模块；所述电源模块包括处理器电源模块和看门狗电源；

所述处理器电源模块，设置为将外部输入的24V电压转换成第一电压值集合的电压，以满足所述主处理器各部分和所述协处理器各部分的供电需求；

所述看门狗电源模块，设置为将外部输入的24V电压转换成第二电压值的电压，以用于RS485/RS422和CAN收发器现场侧的电源供电。

8.如权利要求7所述的串行通讯模块，其特征在于，

每个串行通讯子模块还包括复位模块；

所述复位模块，设置为对所述电源模块的所有逻辑电源进行欠压复位监控，并通过所述协处理器监控所述主处理器的运行，以在任何一个逻辑电源的电压异常或主处理器程序跑飞后对所述串行通讯模块进行强制复位。

9.如权利要求1所述的串行通讯模块，其特征在于，

所述主处理器为DSP芯片；

所述DSP芯片是进芯公司的型号为ADP32F12的DSP芯片；

所述协处理器为FPGA芯片；

所述FPGA芯片为京微齐力公司的型号为P1P060的FPGA芯片。

10.如权利要求1所述的串行通讯模块，其特征在于，

每个RS422/RS485收发器是型号为NSI183086的收发器。

Images