CN216449725U - 用于测量事件延时的装置 - Google Patents

Abstract

本公开提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，包括：延时电路，其中，所述延时电路包括：N个延时单元，所述N个延时单元串联以形成一环路振荡器，其中，N为大于1的奇数；和N个第一锁存器，被配置为基于所述第二事件，确定所述N个延时单元的状态，并且将所述N个延时单元的N个第一当前输出值进行锁存；和延时单元选择电路，被配置为响应于第一事件，随机确定所述N个延时单元的状态，并且根据所述N个延时单元的状态确定起始延时单元；其中，基于确定的起始延时单元和锁存的第一当前输出值来确定第一事件和第二事件之间的延时。

Description

用于测量事件延时的装置

技术领域

本公开涉及3D深度传感领域，更具体地，涉及一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置。

背景技术

在直接飞行时间(direct-time of flight，D-ToF)系统中的时间数字转换器(time-to-digital converter，TDC)中，一般可以利用延时单元作为最小计时单元，并且可以由多个延时单元组成精TDC。延时单元的延迟时间决定了时间数字转换器的计时精度，并且延时单元的个数决定了时间数字转换器的计时范围。另外，可以通过设置额外的计数器作为粗TDC来拓展计时范围。

然而，由于半导体制作工艺的特性，不同的延时单元可能在性能上存在特定的偏差(例如，不同延时单元可能具有不同的延迟时间)，从而导致时间数字转换器的计时偏差，最终可能导致D-ToF系统产生的直方图的不同统计条(bin)的宽度也不同，如图1所示。因此，需要一种能够有效降低时间数字转换器中延时单元的偏差带来的影响的测量装置。

实用新型内容

本公开提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，该装置可任意指定起始延时单元，每次计时可以从任意延迟单元开始计时。在这种方法下，针对同一时间差，当遍历一遍起始延时单元之后，延迟单元的延迟偏差将会被抵消或被平均掉，进而通过平均或寻峰方式，可以测得事件之间更准确的时间差。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，包括：延时电路，其中，所述延时电路包括：N个延时单元，所述N个延时单元串联以形成一环路振荡器，其中，N为大于1的奇数；和N个第一锁存器，被配置为基于所述第二事件，确定所述N个延时单元的状态，并且将所述N个延时单元的N个第一当前输出值进行锁存；和延时单元选择电路，被配置为响应于所述第一事件，随机确定所述N个延时单元的状态，并且根据所述N个延时单元的状态确定起始延时单元；其中，基于确定的起始延时单元和锁存的第一当前输出值来确定第一事件和第二事件之间的延时。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述第一事件是计时开始事件，并且所述第二事件是计时结束事件。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述延时单元选择电路包括第一选择电路，其中，所述第一选择电路包括：第一随机数生成编码器，被配置为生成第一随机控制信号；和N个二选一选择器，被配置为根据所述第一随机控制信号以及所述第一事件来确定所述N个延时单元的状态，并且根据所述N个延时单元的状态确定起始延时单元。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述第一随机控制信号为N位第一编码信号，所述N位中的随机一位具有第一值，并且其他位具有第二值；并且其中，所述N个二选一选择器根据所述N位第一编码信号和第一事件，确定与第一事件相关的所述N个延时单元的状态，以确定起始延时单元。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述N个第一锁存器中的每一个的时钟输入端分别与和所述第二事件相关联的第二信号相连。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述装置还包括第一解码器，其中，所述第一解码器被配置为对所述确定的起始延时单元的输出值和锁存的第一当前输出值进行解码，通过解码产生的差值来确定延时。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述延时单元选择电路包括第二选择电路，其中，所述第二选择电路包括：第二随机数生成编码器，被配置为生成第二随机控制信号；延时链，被配置为基于所述第二随机控制信号对预开始信号进行随机延时，以输出具有随机延时的与第一事件相关的信号；以及N个第二锁存器，其被配置为，基于具有随机延时的第一事件，确定所述N个延时单元的状态来作为起始延时单元的状态，并且对所述起始延时单元的状态进行锁存。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，根据所述N个第二锁存器锁存的值与所述N个第一锁存器锁存的值之间的差值来确定延时。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述第二随机控制信号为K+1位第二编码信号，所述K+1位中的随机一位具有第一值，并且其他位具有第二值，其中，K为大于等于1的整数。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述N个第二锁存器中的每一个的数据输入端分别与所述N个延时单元的输出端相连。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述延时链包括：K个缓冲器，其中，所述K个缓冲器中的第1个缓冲器的输入端与所述预开始信号相连，并且所述K个缓冲器中的第k个缓冲器的输入端与第k-1个缓冲器的输出端相连，其中，1<k≤K；以及K+1个晶体管，其中，所述K+1个晶体管中的每一个的栅极分别依次与所述第二随机数生成编码器的K+1个输出端相连；所述K+1个晶体管中的前K个晶体管中的每一个的源极与所述K个缓冲器的输入端相连，并且所述K+1个晶体管中的第K+1个晶体管的源极与第K个缓冲器的输出端相连；并且所述K+1个晶体管中的每一个的漏极与所述延时链的输出端相连，以输出具有随机延时的与第一事件相关的信号。

本公开的一个方面提供了一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其中，所述N个第二锁存器中的每一个的时钟输入端分别与所述延时链的输出端相连。

附图说明

从结合附图的以下描述中，本公开的某些实施例的以上以及其他方面、特征和优点将更加显而易见，其中：

图1示出了D-ToF系统中由于延时单元性能偏差而导致的具有不同宽度的统计条的示例直方图。

图2示出了根据本公开实施例的用于在DToF系统中测量第一事件和第二事件之间的延时的示例装置。

图3示出了根据本公开实施例的用于在DToF系统中测量第一事件和第二事件之间的延时的示例装置。

图4示出了根据本公开实施例的随机延时链路及其相应的信号时序的图。

图5示出了根据本公开实施例的示例计时过程的信号时序图。

具体实施方式

在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“控制器”是指控制至少一个操作的任何设备、系统或其一部分。这种控制器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定控制器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。

贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。

在本专利文件中，模块的应用组合以及子模块的划分层级仅用于说明，在不脱离本公开的范围的情况下，模块的应用组合以及子模块的划分层级可以具有不同的方式。

以下将结合附图进一步描述本公开的实施例。

图2示出了根据本公开实施例的用于在DToF系统中测量第一事件和第二事件之间的延时的示例装置200。

如图2所示，根据本公开实施例的示例装置200可以包括延时电路202。在一些实施方式中，延时电路202可以包括N个延时单元，例如A0-A4，这里，N可以为大于1的奇数。N个延时单元中的第n个延时单元的第一输入端可以与第n-1个延时单元的输出端相连，并且第1个延时单元的第一输入端可以与第N个延时单元的输出端相连，其中，1<n≤N。

在一些实施方式中，可以应用与非门作为延时单元，在其它实施方式中，还可以采用缓冲器、反相器等任何具有特定延时的电路或单元来作为延时单元，这里不作限制。在下文中，以与非门作为延时单元来进行示例性描述。

在一些实施方式中，延时电路202还可以包括N个第一锁存器，例如L0-L4。N个第一锁存器中的每一个的数据输入端可以分别与对应的延时单元的输出端相连。N个第一锁存器中的每一个的输出端可以和解码器(未示出)的输入端相连，以用于对N个锁存器的锁存值进行解码。N个第一锁存器中的每一个的时钟输入端可以与和计时结束事件(第二事件)相关联的计时结束信号(例如，STOP信号)相连。

在一些实施方式中，根据本公开实施例的示例装置200还可以包括第一选择电路203。第一选择电路203可以包括第一随机数生成编码器201和N个二选一选择器。

第一随机数生成编码器201可以被配置为生成第一随机控制信号，其可以是N位的第一编码信号。第一随机数生成编码器201生成的N位第一编码信号(例如，S0S1S2S3S4)的每一位可以分别依次输入到每一个选择器的选通输入端。每一个选择器的输入端0可以与电源VDD(例如，高电平)相连，并且另外一个输入端1可以与和计时开始事件相关联的计时开始信号START相连。

更具体地，如图2所示，根据本公开实施例的示例装置200可以应用与非门作为延时单元，同时每个与非门的其中一个输入端(例如，第一输入端)可以与一个二选一选择器相连，另一个输入端(例如，第二输入端)可以与上一级的与非门输出端相连，N个(N为大于1的奇数)与非门首尾相连，构成环路振荡器。N个选择器的选通输入端可以由外部的编码器(例如，第一随机数生成编码器201)控制，每一个选择器的输入端0可以与电源VDD(例如，高电平)相连，并且另外一个输入端1可以与第一事件的计时开始信号START相连。在初始状态时，START信号可以为低电平，环路振荡器保持稳定。同时STOP信号可以保持高电平，使得第一锁存器L0-L4为透明状态，输出Q值与输入D值相同。为了简单起见，图2以5个与非门组成的环路振荡器为例来对计时过程进行说明。

首先，第一随机数生成编码器201可以生成对应于随机数的5位的第一编码信号(例如，5位的第一编码信号S0S1S2S3S4)，其中，假设其中一位具有第一值(例如，1)，并且其他位均为第二值(例如，0)。编码器201生成的第一编码信号的每一位可以分别依次输入到每一个选择器的选通输入端，以此，可以对5个选择器进行控制，以使得START信号可以通过随机的一个选择器输入到对应的延时单元。

(1)第一次计时：

由于编码器的输出为随机值，假设本次计时中编码器输出的第一编码信号为“10000”，其表示第一个选择器的选通输入为1，其他选择器的选通输入均为0。

起始状态确定：假设初始状态时START信号为0，此时5个与非门的输出D0、D1、D2、D3、D4的值分别为1、0、1、0、1，保持稳定，此时，确定了与第一事件相对应的延时单元的状态。

计时开始：假设以START信号的上升沿作为计时开始事件(或称为第一事件)，START信号由0变为1，则计时开始，经过一固定时间Delay0(例如，延时单元A0所对应的延时)之后，延时单元的状态从起始状态发生变化，例如，D0的值由1变为0；再经过Delay1(例如，延时单元A1所对应的延时)之后，D1的值由0变为1。以此类推，D值的跳变随时间开始传播。

计时结束：假设以STOP信号的下降沿作为计时结束事件(或称为第二事件)，STOP信号由1变为0，则计时结束。此时，锁存器L0-L4锁存住当前的D值(即，D0-D4)，输出锁存值Q(即，Q0-Q4)。

之后，可以结合锁存值Q及解码器S(未示出)，通过预定解码规则对锁存值Q进行解码，从而可以计算出计时开始事件与计时结束事件之间的时间差。如下表1示出了根据本公开实施例的一个示例预定解码规则的一部分。如表1所示，假设本次计时中编码器输出为“10000”，并且计时结束事件发生时锁存器锁存的锁存值Q为“01001”，则可以将计时开始事件与计时结束事件之间的时间差解码为3个延时。如表1所示，在这种方式中，5个延时单元可最大记录10个延时。

表1示例时间差解码表

(2)第二次计时：

由于编码器的输出为随机值，假设本次计时中编码器输出的第一编码信号为“01000”，其表示第二个选择器的选通输入为1，其他选择器的选通输入均为0。之后，可以以类似于上文描述的计时过程进行第二次计时。

以此类推，在DToF系统中，每次打光可以进行一次计时，由于编码器的输出为随机值，在多次打光过程中，所有延时单元均可以作为起始延时单元进行计时，并且在计时次数很大的情况下，所有延时单元均可以作为起始延时单元并且被遍历多遍。采用这种方式，针对同一时间差，当遍历一遍或多遍起始延时单元之后，不同延时单元的延时偏差可以被相互抵消或被平均掉，从而可以测得更准确的时间差。

图3示出了根据本公开实施例的用于在DToF系统中测量第一事件和第二事件之间的延时的示例装置300。

如图3所示，在如图2所示的延时电路202的基础上，根据本公开实施例的装置300还可以包括第二选择电路303。第二选择电路303可以包括第二随机数生成编码器301、延时链302和N个第二锁存器。

在一些实施方式中，第二随机数生成编码器301可以被配置为生成第二随机控制信号。在一些实施方式中，参考图3，第二随机控制信号可以是N+1位的第二编码信号，该N+1位中的随机一位可以具有第一值，并且其他位具有第二值。该N+1位第二编码信号可以通过第二随机数生成编码器301的N+1个输出端S0-SN进行输出。其中，N可以为大于等于1的整数。

在一些实施方式中，延时链302可以被配置为基于第二随机控制信号对与第一事件(计时开始事件)相关联的预开始信号(例如，Pre_START)进行随机延时，以输出与第一事件相关联的信号(例如，START信号)。例如，可以将START信号的下降沿视为计时开始事件。

在一些实施方式中，延时链302可以包括N个缓冲器和N+1个晶体管。每一个缓冲器可以具有特定的延时。N个缓冲器中的第1个缓冲器的输入端与Pre_START信号相连，并且N个缓冲器中的第n个缓冲器的输入端与第n-1个缓冲器的输出端相连，其中，1<n≤N。如图3所示，N+1个晶体管中的每一个的栅极可以分别依次与第二随机数生成编码器301的N+1个输出端相连；N+1个晶体管中的前N个晶体管中的每一个的源极(或漏极)可以与N个缓冲器的输入端相连，并且N+1个晶体管中的第N+1个晶体管的源极(或漏极)可以与第N个缓冲器的输出端相连；N+1个晶体管中的每一个的漏极(或源级)可以与延时链302的输出端相连，并且连接到每个第二锁存器的时钟输入端。

在一些实施方式中，第二锁存器(例如，C0-C4)中的每一个的数据输入端可以分别与延时单元的输出端相连，并且可以被配置为基于第一事件(即，计时开始事件)的发生(例如，START信号的下降沿)，确定与第一事件相关的延时单元的状态，并且对延时单元的第二当前输出值进行锁存。

接下来，结合图3进一步描述根据本公开实施例的计时过程。

如图3所示，如上所述，装置300中可以配置2组锁存器用来记录2个事件(例如，计时开始事件和计时结束事件)的时间信息。例如，可以在如图2所示的延时电路202所包括的一组第一锁存器L0-L4(用于记录计时结束事件的时间信息)的基础上，再配置一组第二锁存器C0-C4，用于记录第一事件(计时开始事件)的时间信息。可以在计时开始前就提前打开环路振荡器，例如，将OSC_start置为1。如上所述，可以以START信号的上升沿或下降沿作为计时起始点，以STOP信号的下降沿或上升沿作为计时结束点，通过两组锁存器记录下来的两次事件对应的时间信息的差值即可以作为计时开始事件和计时结束事件之间的时间差。在下面的示例中，以START信号的下降沿作为计时起始点进行说明。

可以设置如图3所示的关于输入信号Pre_START与输出信号START的可编程随机延时链路(例如，延时链302)。其中，Pre_START可以为周期性输入信号，其可以在每次打光之前由1变为0。以这种方式，START信号的下降沿可以相较于Pre_START的下降沿具有一个随机延时T。这样，经过随机延时T之后，START信号的下降沿到达，计时开始事件被触发，表示计时开始。

(1)第一次计时：假设当前编码器302输出只有S0值为1，其他输出均为0。Pre_START信号由1变0表示测量开始，如图4所示，Pre_START信号经由S0(没有经过任何缓冲器)传递出延时链路(即，无延时的START信号)。在经过一固定打光延迟之后传递到Light信号，表示打光开始。在START信号的下降沿到来时，可以确定延时单元A0-A4的状态，并且触发第二锁存器C0-C4对延时单元A0-A4的第二当前输出值D0-D4进行锁存。经过特定飞行时间(即，Time of Flight)之后，发出的光子反射回接收器，触发STOP的下降沿(即，计时结束信号)，停止计时。此时，确定延时单元A0-A4的状态，并且触发第一锁存器L0-L4对延时单元A0-A4的第一当前输出值D0’-D4’进行锁存。STOP信号的下降沿与START信号的下降沿记录的两次时间信息的差值即可以视为计时开始事件和计时结束事件之间的延时。相应的信号时序图如图4右列和图5所示。

在一些实施方式中，仍然可以通过一个或多个解码器，采用如表1所示的预定解码规则来分别对与计时开始事件相对应的第二当前输出值D0-D4和与计时结束事件相对应的第一当前输出值D0’-D4’进行解码，从而计算出计时开始事件与计时结束事件之间的时间差。例如，在一次计时中，假设与计时开始事件相对应的输出值D0-D4为“00101”，与计时结束事件相对应的输出值D0’-D4’为“01011”，则可以将两个事件之间的时间差确定为4-1＝3个延时。

(2)第二次计时：假设当前随机数编码器输出为只有S1值为1，则Pre_START信号经由S1(通过一个缓冲器)传递出延时链(即，具有一个缓冲器延时的START信号)。之后，可以以类似于上文描述的计时过程进行第二次计时。相应的信号时序图如图4右列所示。

依此类推，每次打光可以进行一次计时，由于随机数编码器的输出为随机值，在多次打光过程中，所有延时单元均可以作为起始延时单元进行计时，并且在计时次数很大的情况下，所有延时单元均可以作为起始延时单元并且被遍历多遍。采用这种方式，针对同一时间差，当遍历一遍或多遍起始延时单元之后，不同延时单元的延时偏差可以被相互抵消或被平均掉，从而可以测得更准确的时间差。此外，采用这种方式，由于打光时间的随机性和自我同步性，还可以有效降低其他发光源发光而导致的干扰。

尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。本公开的各种实施例可以组合实施。

本公开中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。

Claims (12)

1.一种用于在DToF系统中测量第一事件和第二事件之间的延时的装置，其特征在于，包括：

延时电路，其中，所述延时电路包括：

N个延时单元，所述N个延时单元串联以形成一环路振荡器，其中，N为大于1的奇数；和

N个第一锁存器，被配置为基于所述第二事件，确定所述N个延时单元的状态，并且将所述N个延时单元的N个第一当前输出值进行锁存；和

延时单元选择电路，被配置为响应于所述第一事件，随机确定所述N个延时单元的状态，并且根据所述N个延时单元的状态确定起始延时单元；

其中，基于确定的起始延时单元和锁存的第一当前输出值来确定第一事件和第二事件之间的延时。

2.根据权利要求1所述的装置，其特征在于，所述第一事件是计时开始事件，并且所述第二事件是计时结束事件。

3.根据权利要求1所述的装置，其特征在于，所述延时单元选择电路包括第一选择电路，其中，所述第一选择电路包括：

第一随机数生成编码器，被配置为生成第一随机控制信号；和

N个二选一选择器，被配置为根据所述第一随机控制信号以及所述第一事件来确定所述N个延时单元的状态，并且根据所述N个延时单元的状态确定起始延时单元。

4.根据权利要求3所述的装置，其特征在于，

所述第一随机控制信号为N位第一编码信号，所述N位中的随机一位具有第一值，并且其他位具有第二值；并且

其中，所述N个二选一选择器根据所述N位第一编码信号和第一事件，确定与第一事件相关的所述N个延时单元的状态，以确定起始延时单元。

5.根据权利要求1所述的装置，其特征在于，所述N个第一锁存器中的每一个的时钟输入端分别与和所述第二事件相关联的第二信号相连。

6.根据权利要求1所述的装置，其特征在于，所述装置还包括第一解码器，其中，所述第一解码器被配置为对所述确定的起始延时单元的输出值和锁存的第一当前输出值进行解码，通过解码产生的差值来确定延时。

7.根据权利要求1所述的装置，其特征在于，所述延时单元选择电路包括第二选择电路，其中，所述第二选择电路包括：

第二随机数生成编码器，被配置为生成第二随机控制信号；

延时链，被配置为基于所述第二随机控制信号对预开始信号进行随机延时，以输出具有随机延时的与第一事件相关的信号；以及

N个第二锁存器，其被配置为，基于具有随机延时的第一事件，确定所述N个延时单元的状态来作为起始延时单元的状态，并且对所述起始延时单元的状态进行锁存。

8.根据权利要求7所述的装置，其特征在于，根据所述N个第二锁存器锁存的值与所述N个第一锁存器锁存的值之间的差值来确定延时。

9.根据权利要求7所述的装置，其特征在于，

所述第二随机控制信号为K+1位第二编码信号，所述K+1位中的随机一位具有第一值，并且其他位具有第二值，其中，K为大于等于1的整数。

10.根据权利要求7所述的装置，其特征在于，

所述N个第二锁存器中的每一个的数据输入端分别与所述N个延时单元的输出端相连。

11.根据权利要求9所述的装置，其特征在于，所述延时链包括：

K个缓冲器，其中，

所述K个缓冲器中的第1个缓冲器的输入端与所述预开始信号相连，并且所述K个缓冲器中的第k个缓冲器的输入端与第k-1个缓冲器的输出端相连，其中，1<k≤K；以及

K+1个晶体管，其中，

所述K+1个晶体管中的每一个的栅极分别依次与所述第二随机数生成编码器的K+1个输出端相连；

所述K+1个晶体管中的前K个晶体管中的每一个的源极与所述K个缓冲器的输入端相连，并且所述K+1个晶体管中的第K+1个晶体管的源极与第K个缓冲器的输出端相连；并且

所述K+1个晶体管中的每一个的漏极与所述延时链的输出端相连，以输出具有随机延时的与第一事件相关的信号。

12.根据权利要求7所述的装置，其特征在于，

所述N个第二锁存器中的每一个的时钟输入端分别与所述延时链的输出端相连。

Images