CN216437171U - 电压平移电路和检测电路 - Google Patents

Abstract

本实用新型提供电压平移电路和检测电路，所述平移电路包括：第一电流源、第二电流源、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；所述第一PMOS管的栅极与差分信号的第一输入端相连，所述第一PMOS管的漏极与所述第一PMOS管的栅极相连，所述第一PMOS管的源极与所述第三PMOS管的漏极相连，所述第三PMOS管的栅极与所述第三PMOS管的漏极相连；所述第二PMOS管的栅极与差分信号的第二输入端相连，所述第二PMOS管的漏极与所述第二PMOS管的栅极相连，所述第二PMOS管的源极与所述第四PMOS管的漏极相连，所述第四PMOS管的栅极与所述第四PMOS管的漏极相连；解决了现有技术中的电压平移电路存在较大增益误差的问题，不仅提高了平移精度，还保证了电路的抗干扰性。

Description

电压平移电路和检测电路

技术领域

本实用新型涉及电子技术领域，尤其涉及电压平移电路和检测电路。

背景技术

传统的电压平移电路为PMOS输入型的源极跟随器，而传统的PMOS源极跟随器的漏极接地，因此差分输入信号会导致两个输入PMOS管产生不同的源漏电压，而沟道长度调制效应进而使得栅源电压产生误差，从而出现较大的电压增益误差，降低了平移精度。

实用新型内容

针对现有技术中所存在的不足，本实用新型提供的电压平移电路和检测电路，其解决了现有技术中的电压平移电路存在较大增益误差的问题，不仅提高了平移精度，还保证了电路的抗干扰性。

第一方面，本实用新型提供一种电压平移电路，所述平移电路包括：第一电流源、第二电流源、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；所述第一电流源的第一端和所述第二电流源的第一端使用时与电源输出端相连，所述第一电流源的第二端与所述第三PMOS管的源极相连，所述第二电流源的第二端与所述第四PMOS管的源极相连；所述第一PMOS管的栅极与差分信号的第一输入端相连，所述第一PMOS管的漏极与所述第一PMOS管的栅极相连，所述第一PMOS管的源极与所述第三PMOS管的漏极相连，所述第三PMOS管的栅极与所述第三PMOS管的漏极相连，所述第三PMOS管的源极作为第一输出端；所述第二PMOS管的栅极与差分信号的第二输入端相连，所述第二PMOS管的漏极与所述第二PMOS管的栅极相连，所述第二PMOS管的源极与所述第四PMOS管的漏极相连，所述第四PMOS管的栅极与所述第四PMOS管的漏极相连，所述第四PMOS管的源极作为第二输出端。

可选地，所述平移电路还包括：低通滤波器，所述低通滤波器的输入端分别与所述第一输出端和所述第二输出端相连，用于滤出信号中的高频噪声。

可选地，所述低通滤波器包括：第一电阻、第二电阻和电容；所述第一电阻的第一端与所述第三PMOS管的源极相连，所述第一电阻的第二端与所述电容的第一端相连；所述第二电阻的第一端与所述第四PMOS管的源极相连，所述第二电阻的第二端与所述电容的第二端相连。

可选地，所述平移电路还包括：超级源极跟随器，所述超级源极跟随器的输入端与所述低通滤波器的输出端相连，所述超级源极跟随器的输出端使用时与后级电路相连，用于输出低阻抗。

可选地，所述超级源极跟随器包括：源极跟随器和反馈电路；所述源极跟随器的第一端与所述低通滤波器的输出端相连，所述源极跟随器的第二端与所述反馈电路的第一端相连，所述源极跟随器的第三端与所述反馈电路的第二端相连。

可选地，所述源极跟随器包括：第一NMOS管、第二NMOS管、第三电流源和第四电流源；所述第一NMOS管的栅极与所述低通滤波器的第一输出端相连，所述第一NMOS管的漏极与所述反馈电路的第三端相连，所述第一NMOS管的源极与所述第三电流源的第一端相连，所述第三电流源的第二端接地；所述第二NMOS管的栅极与所述低通滤波器的第二输出端相连，所述第二NMOS管的漏极与所述反馈电路的第三端相连，所述第二NMOS管的源极与所述第四电流源的第一端相连，所述第四电流源的第二端接地。

可选地，所述反馈电路包括：第五电流源、第六电流源、第五PMOS管和第六PMOS管；所述第五电流源的第一端和所述第六电流源的第一端使用时与电源输出端相连，所述第五电流源的第二端与所述第五PMOS管的漏极相连，所述第六电流源的第二端与所述第五PMOS管的漏极相连；所述第五PMOS管的源极与所述电源输出端相连，所述第五PMOS管的栅极与所述第五电流源的第二端相连，所述第五PMOS管的漏极与所述第一NMOS管的源极相连；所述第六PMOS管的源极与所述电源输出端相连，所述第六PMOS管的栅极与所述第六电流源的第二端相连，所述第六PMOS管的漏极与所述第二NMOS管的源极相连。

可选地，所述第一电阻和所述第二电阻为可变电阻，所述电容为可变电容。

可选地，所述第一电阻和所述第二电阻为数字电位芯片，所述数字电位芯片的控制端使用时与外部控制器相连，用于根据所述外部控制器的触发信号，输出相对应的电阻值。

第二方面，本实用新型提供一种检测电路，其所述检测电路包括上述电压平移电路。

相比于现有技术，本实用新型具有如下有益效果：

本实用新型提供的电压平移电路在差分信号输入端串联了两个PMOS管，就会存在两个Vsg电压，从而将输入电平抬高了两个PMOS管的导通电压，使得即使输入电压低至负压，电压平移电路的输出端依然能够将后级电路偏置在正常工作区间；由于所述两个PMOS管的Vsd不会随着输入信号幅度的变化而变化，因此所提供的电压平移电路相比传统的PMOS输入型的源级跟随器具有更高的平移精度；并且本实用新型提供的电压平移电路具备高输入阻抗，使得信号增益不会受输入信号源内阻的影响；差分输入输出保证了电路的抗干扰性。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1所示为本实用新型实施例提供的一种电压平移电路的电路示意图；

图2所示为本实用新型实施例提供的另一种电压平移电路的电路示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

本实用新型实例中相同标号的功能单元具有相同和相似的结构和功能。

实施例一

图1所示为本实用新型实施例提供的一种电压平移电路的结构示意图，如图1所示，所述电压平移电路具体包括：

第一电流源l_D1、第二电流源l_D2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4；

所述第一电流源l_D1的第一端和所述第二电流源l_D2的第一端使用时与电源输出端相连，所述第一电流源l_D1的第二端与所述第三PMOS管MP3的源极相连，所述第二电流源l_D2的第二端与所述第四PMOS管MP4的源极相连；

所述第一PMOS管MP1的栅极与差分信号的第一输入端相连，所述第一PMOS管MP1的漏极与所述第一PMOS管MP1的栅极相连，所述第一PMOS管MP1的源极与所述第三PMOS管MP3的漏极相连，所述第三PMOS管MP3的栅极与所述第三PMOS管MP3的漏极相连，所述第三PMOS管MP3的源极作为第一输出端；

所述第二PMOS管MP2的栅极与差分信号的第二输入端相连，所述第二PMOS管MP2的漏极与所述第二PMOS管MP2的栅极相连，所述第二PMOS管MP2的源极与所述第四PMOS管MP4的漏极相连，所述第四PMOS管MP4的栅极与所述第四PMOS管MP4的漏极相连，所述第四PMOS管MP4的源极作为第二输出端。

需要说明的是，本实施例提供的电压平移电路是由第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管、以及第一电流源和第二电流源构成。由于在电压平移电路的差分信号输入端串联了两个PMOS管，就会存在两个Vsg电压，从而将输入电平抬高了两个PMOS管的导通电压，使得即使输入电压低至负压，依然能够将后级电路偏置在正常工作区间。

此外，相较于传统的PMOS输入型的源级跟随器平移电路，本实施例提供的电压平移电路具备更高的精度。传统的PMOS源跟随器的漏极接地，因此差分输入信号会导致两个输入PMOS管产生不同的源漏电压，而沟道长度调制效应进而使得栅源电压产生误差。该误差产生原因可以由如下MOS管的电流Ids的表达式呈现：

其中μ_p为空穴迁移率，Cox为单位面积栅氧层电容，W为PMOS管的宽，L为PMOS管的长，Vsg为源栅电压，Vth为PMOS管的阈值电压，λ为沟道长度调制系数，Vsd为源漏电压。可见即使一对源极跟随器的Ids相同，但由于Vsd不同，也会造成源栅电压的差异。电机驱动电流检测应用中，输入电压可以低至负压，使得PMOS管Vsd很小，乃至接近线性区，恶化了上述误差。此外短沟道晶体管的高阶效应也会进一步加大上述误差，使得增益误差会轻易超过2％。

而在本实施例提供的电压平移电路中，PMOS管的栅极与漏极连在一起避免了上述问题。该平移电路的电压增益Gain1可以表示为：

其中Rext表示串接在采样电阻和输入端口之间的外围电阻，通常为kohm级别，如果没有使用外部电阻，该值为0。gm_p表示PMOS管的跨导，Ro_src表示为电流源I_D1、I_D2的等效输出阻抗，也即平移电路的等效输入阻抗。Ro_src可以轻易设计到10Mohm以上，使得外围元器件对增益精度的影响足以被忽略。因此，本实施例提供发电压平移电路的电压增益约等于1，相比传统的PMOS输入型的源级跟随器具有更高的平移精度。

相比于现有技术，本实用新型具有如下有益效果：

本实施例提供的电压平移电路在差分信号输入端串联了两个PMOS管，就会存在两个Vsg电压，从而将输入电平抬高了两个PMOS管的导通电压，使得即使输入电压低至负压，电压平移电路的输出端依然能够将后级电路偏置在正常工作区间；由于所述两个PMOS管的Vsd不会随着输入信号幅度的变化而变化，所提供的电压平移电路相比传统的PMOS输入型的源级跟随器具有更高的平移精度；并且本实用新型提供的电压平移电路具备高输入阻抗，使得信号增益不会受输入信号源内阻的影响；差分输入输出保证了电路的抗干扰性。

实施例二

图2所示为本实用新型实施例提供的另一种电压平移电路的电路示意图；如图2所示，所述平移电路还包括：

低通滤波器110，所述低通滤波器110的输入端分别与所述第一输出端和所述第二输出端相连，用于滤出信号中的高频噪声。

在本实施例中，所述低通滤波器110包括：第一电阻R1、第二电阻R2和电容CF；所述第一电阻R1的第一端与所述第三PMOS管MP3的源极相连，所述第一电阻R1的第二端与所述电容CF的第一端相连；所述第二电阻R2的第一端与所述第四PMOS管MP4的源极相连，所述第二电阻R2的第二端与所述电容CF的第二端相连。

需要说明的是，本实施例中的低通滤波器包括第一电阻、第二电阻和电容，使得输入信号的高频噪声得以有效滤除，该低通滤波器的截至频率fc1可以表示为：

在本实施例中，为了通过控制电阻、电容的大小调节低通滤波截至频率，满足不同应用场景的使用需求，本实施例中的所述第一电阻和所述第二电阻为可变电阻，所述电容为可变电容。

进一步地，所述第一电阻和所述第二电阻为数字电位芯片，所述数字电位芯片的控制端使用时与外部控制器相连，用于根据所述外部控制器的触发信号，输出相对应的电阻值。

实施例三

如图2所示，所述平移电路还包括：超级源极跟随器120，所述超级源极跟随器120的输入端与所述低通滤波器110的输出端相连，所述超级源极跟随器120的输出端使用时与后级电路相连，用于输出低阻抗。

其中，所述超级源极跟随器120包括：源极跟随器和反馈电路；所述源极跟随器的第一端与所述低通滤波器的输出端相连，所述源极跟随器的第二端与所述反馈电路的第一端相连，所述源极跟随器的第三端与所述反馈电路的第二端相连。

可选地，所述源极跟随器包括：第一NMOS管MN1、第二NMOS管MN2、第三电流源l_D3和第四电流源l_D4；所述第一NMOS管MN1的栅极与所述低通滤波器的第一输出端相连，所述第一NMOS管MN1的漏极与所述反馈电路的第三端相连，所述第一NMOS管MN1的源极与所述第三电流源l_D3的第一端相连，所述第三电流源l_D3的第二端接地；所述第二NMOS管MN2的栅极与所述低通滤波器的第二输出端相连，所述第二NMOS管MN2的漏极与所述反馈电路的第三端相连，所述第二NMOS管MN2的源极与所述第四电流源l_D4的第一端相连，所述第四电流源l_D4的第二端接地。

可选地，所述反馈电路包括：第五电流源l_D5、第六电流源l_D6、第五PMOS管MP5和第六PMOS管MP6；所述第五电流源l_D5的第一端和所述第六电流源l_D6的第一端使用时与电源输出端相连，所述第五电流源l_D5的第二端与所述第一NMOS管MN1的漏极相连，所述第六电流源l_D6的第二端与所述第二NMOS管MN2的漏极相连；所述第五PMOS管MP5的源极与所述电源输出端相连，所述第五PMOS管MP5的栅极与所述第五电流源l_D5的第二端相连，所述第五PMOS管MP5的漏极与所述第一NMOS管MN1的源极相连；所述第六PMOS管MP6的源极与所述电源输出端相连，所述第六PMOS管MP6的栅极与所述第六电流源l_D6的第二端相连，所述第六PMOS管MP6的漏极与所述第二NMOS管MN2的源极相连。

需要说明的是，本实施通过反馈电路使超级源跟随器的输出具备很低的输出阻抗，可以轻易驱动后级电路，从而保证了增益精度。

综上，本实用新型提供的电压平移电路具备高输入阻抗、支持负压输入、高精度全差分输入输出电路、强驱动能力、可配置低通截至频率等特性；高输入阻抗使得增益不受外部元器件的影响，差分输入输出保证了电路的抗干扰性能。

在本实用新型的另一个实施例中，提供一种检测电路，所述检测电路包括上述实施例的电压平移电路。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本实用新型的具体实施方式，使本领域技术人员能够理解或实现本实用新型。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种电压平移电路，其特征在于，所述平移电路包括：

第一电流源、第二电流源、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；

所述第一电流源的第一端和所述第二电流源的第一端使用时与电源输出端相连，所述第一电流源的第二端与所述第三PMOS管的源极相连，所述第二电流源的第二端与所述第四PMOS管的源极相连；

所述第一PMOS管的栅极与差分信号的第一输入端相连，所述第一PMOS管的漏极与所述第一PMOS管的栅极相连，所述第一PMOS管的源极与所述第三PMOS管的漏极相连，所述第三PMOS管的栅极与所述第三PMOS管的漏极相连，所述第三PMOS管的源极作为第一输出端；

所述第二PMOS管的栅极与差分信号的第二输入端相连，所述第二PMOS管的漏极与所述第二PMOS管的栅极相连，所述第二PMOS管的源极与所述第四PMOS管的漏极相连，所述第四PMOS管的栅极与所述第四PMOS管的漏极相连，所述第四PMOS管的源极作为第二输出端。

2.如权利要求1所述的电压平移电路，其特征在于，所述平移电路还包括：

低通滤波器，所述低通滤波器的输入端分别与所述第一输出端和所述第二输出端相连，用于滤出信号中的高频噪声。

3.如权利要求2所述的电压平移电路，其特征在于，所述低通滤波器包括：

第一电阻、第二电阻和电容；

所述第一电阻的第一端与所述第三PMOS管的源极相连，所述第一电阻的第二端与所述电容的第一端相连；所述第二电阻的第一端与所述第四PMOS管的源极相连，所述第二电阻的第二端与所述电容的第二端相连。

4.如权利要求2所述的电压平移电路，其特征在于，所述平移电路还包括：

超级源极跟随器，所述超级源极跟随器的输入端与所述低通滤波器的输出端相连，所述超级源极跟随器的输出端使用时与后级电路相连，用于输出低阻抗。

5.如权利要求4所述的电压平移电路，其特征在于，所述超级源极跟随器包括：

源极跟随器和反馈电路；

所述源极跟随器的第一端与所述低通滤波器的输出端相连，所述源极跟随器的第二端与所述反馈电路的第一端相连，所述源极跟随器的第三端与所述反馈电路的第二端相连。

6.如权利要求5所述的电压平移电路，其特征在于，所述源极跟随器包括：

第一NMOS管、第二NMOS管、第三电流源和第四电流源；

所述第一NMOS管的栅极与所述低通滤波器的第一输出端相连，所述第一NMOS管的漏极与所述反馈电路的第三端相连，所述第一NMOS管的源极与所述第三电流源的第一端相连，所述第三电流源的第二端接地；

所述第二NMOS管的栅极与所述低通滤波器的第二输出端相连，所述第二NMOS管的漏极与所述反馈电路的第三端相连，所述第二NMOS管的源极与所述第四电流源的第一端相连，所述第四电流源的第二端接地。

7.如权利要求6所述的电压平移电路，其特征在于，所述反馈电路包括：

第五电流源、第六电流源、第五PMOS管和第六PMOS管；

所述第五电流源的第一端和所述第六电流源的第一端使用时与电源输出端相连，所述第五电流源的第二端与所述第五PMOS管的漏极相连，所述第六电流源的第二端与所述第五PMOS管的漏极相连；

所述第五PMOS管的源极与所述电源输出端相连，所述第五PMOS管的栅极与所述第五电流源的第二端相连，所述第五PMOS管的漏极与所述第一NMOS管的源极相连；所述第六PMOS管的源极与所述电源输出端相连，所述第六PMOS管的栅极与所述第六电流源的第二端相连，所述第六PMOS管的漏极与所述第二NMOS管的源极相连。

8.如权利要求3所述的电压平移电路，其特征在于，所述第一电阻和所述第二电阻为可变电阻，所述电容为可变电容。

9.如权利要求8所述的电压平移电路，其特征在于，所述第一电阻和所述第二电阻为数字电位芯片，所述数字电位芯片的控制端使用时与外部控制器相连，用于根据所述外部控制器的触发信号，输出相对应的电阻值。

10.一种检测电路，其特征在于，所述检测电路包括权利要求1-9任一项所述的电压平移电路。

Images