CN216389309U - 静电卡盘组合件 - Google Patents
静电卡盘组合件 Download PDFInfo
- Publication number
- CN216389309U CN216389309U CN202122108858.8U CN202122108858U CN216389309U CN 216389309 U CN216389309 U CN 216389309U CN 202122108858 U CN202122108858 U CN 202122108858U CN 216389309 U CN216389309 U CN 216389309U
- Authority
- CN
- China
- Prior art keywords
- layers
- diamond
- carbon
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
- B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
- B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
- B23K2103/52—Ceramics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本实用新型涉及一种静电卡盘组合件。本实用新型描述了在处理工件的步骤期间用以支撑所述工件的静电卡盘,所述静电卡盘包含由多个经沉积层制成的凸起,所述层包含类金刚石碳层及含有基于硅的材料的层,例如碳化硅层。
Description
相关申请案的交叉参考
本申请案主张于2020年9月2日提出申请的依据美国临时专利申请案第63/073,796号的35 USC 119的权益,本申请案的公开内容由此以全文引用方式并入本文中。
技术领域
本实用新型属于用以在处理工件的步骤期间支撑所述工件的静电卡盘的领域,所述静电卡盘包含由多个经沉积层制成的凸起,所述层包含类金刚石碳层以及含有基于硅的材料的层,例如碳化硅层。
背景技术
静电卡盘(也简称为“卡盘”)用于半导体及微电子装置处理中。卡盘将例如半导体晶片或微电子装置衬底的工件固持就位以在工件的表面上执行工艺。特定来说,静电卡盘通过在工件与卡盘之间产生静电引力来将工件固定到卡盘的上部表面。将电压施加到卡盘内所含纳的电极以在工件及卡盘中感应相反极性的电荷。
卡盘包含允许卡盘执行或改进性能的各种结构、装置及设计。通常,静电卡盘可以是多层结构,所述多层结构包含:支撑工件的平面上部表面;控制卡盘及所支撑工件的静电电荷的电子组件,例如电极、导电涂层及接地连接件;以及各种其它功能性,其可包含用以支撑或改变工件相对于卡盘的位置的测量探针及可移动引脚。
静电卡盘的典型特征是小凸起(有时称为“突起”)图案,其在卡盘的上部表面上方延伸极小距离,以在主卡盘表面上方以小距离支撑工件,并且在工件的下部表面及卡盘的上部表面之间形成极小空间。在具有凸起的情况下,卡盘的上部表面的仅一小部分会接触工件的下部表面。介于两个表面之间的经减小接触面积可减少可能通过接触表面产生的碎屑。另外,在一些卡盘设计中,由介于工件与卡盘之间的凸起形成的空间用于通过使冷却气体流入所述空间来冷却工件。
实用新型内容
静电卡盘组合件上的当前凸起设计会遭遇随大数目的使用周期而发生的磨损及退化,所述使用周期包含将工件放置到所述凸起上并从所述凸起移除工件。在经延长使用周期中,凸起从原始大小(包含原始高度)部分或完全变得磨损。在所述凸起遭遇过度磨损之后,放置到所述表面上的晶片将接触所述静电卡盘的上部介电表面,这可能产生颗粒碎屑、所述卡盘与所支撑工件之间的热转移以及将降低所述静电卡盘的整体性能及有效性的其它性能复杂化。对新的、性能更好的、更耐用的凸起的需求一直存在。
包含多个碳化硅层及类金刚石碳层的经多层沉积涂层已用于对用于工业应用的某些特定类型的表面进行涂覆。实例包含用于生物医学应用(植入物)、航空航天应用、石油勘探领域的应用及与塑料注射成型相关的应用的耐磨表面。先前,包含多个碳化硅层及类金刚石碳层之经多层沉积涂层尚未用例如光刻的图案涂覆技术来进行沉积,并且没有作为凸起图案施加到静电卡盘的陶瓷的、任选导电的、晶片接触的上部表面。先前涂层已作为装置的整个操作(支承)表面之上的连续涂层而不是以在较大操作表面的仅部分之上的图案施加到表面。
在一个方面中,本实用新型涉及一种包含晶片支撑表面的静电卡盘组合件,所述静电卡盘组合件包含陶瓷层,在所述陶瓷层的上部表面处具有至少一个凸起。所述凸起包含多个层,所述多个层包含至少两个经沉积基于硅的材料层及至少两个类金刚石碳层。
在另一方面中,本实用新型涉及一种制备静电卡盘组合件的方法,所述静电卡盘组合件包含陶瓷层,在所述陶瓷层的上部表面处具有至少一个凸起。所述凸起包含多个层,所述多个层包含至少两个经沉积基于硅的材料层及至少两个类金刚石碳层。所述方法包含通过沉积方法将所述凸起沉积到所述上部表面上。
附图说明
图1是实例性现有技术静电卡盘组合件的一部分的示意性剖视侧视图。
图2是本说明书的静电卡盘组合件的一部分的示意性剖视侧视图。
所有图均是示意性的且未必按比例绘制。
具体实施方式
如所描述的静电卡盘是多层结构,所述多层结构包含装配在一起以形成静电卡盘组合件的多个不同层以及如所描述的其前体及部分。组合件包含静电卡盘组合件典型的各种特征,并且所述特征允许卡盘在处理期间支撑工件(例如,半导体衬底、微电子装置、半导体晶片、其前体),其中静电引力在卡盘的上部表面(工件接触表面)处将工件固持就位。与静电卡盘搭配使用的实例性工件包含半导体晶片、平面屏幕显示器,太阳能电池、光罩、光掩模等等。工件可具有等于或大于圆形的100毫米直径晶片、200毫米直径晶片、300毫米直径晶片或450毫米直径晶片的面积的面积。
卡盘包含适应于在处理期间支撑工件的上部表面(“工件接触表面”)。上部表面通常具有带有圆形边缘的圆形表面区域,并且所述圆形边缘界定圆形周界且也界定工件接触表面及多层卡盘两者的直径。如本文中所使用,术语“工件接触表面”是指静电卡盘在使用期间接触工件的上部所暴露表面,并且所述上部所暴露表面包含由陶瓷材料制成的“主场”并具有上部表面,其中在上部表面处具有凸起,且具有可覆盖上部表面的至少一部分的任选导电涂层。将工件固持在陶瓷材料的上部表面上方的工件接触表面处,与凸起的上部表面接触,并且在使用静电卡盘期间将其抵靠静电卡盘而固持或“夹持”到静电卡盘。实例性静电卡盘组合件可与AC及DC库伦(Coulombic)卡盘以及约翰逊-拉别克(Johnsen-Rahbek)卡盘搭配使用。
卡盘组合件(或简称为“卡盘”)也包含卡盘运行所需的或任选的若干其它层、装置、结构或特征。这些层、装置、结构或特征包含:电极层,其在卡盘与工件之间产生静电引力以在处理期间将工件固持就位;接地装置,例如接地层及相关电连接件;测量装置,用于在处理步骤期间测量压力、温度或电性质;气体流动导管,其作为温度控制功能的一部分;导电表面涂层;等等。
多层结构的一个层是组合件的上部部分处的陶瓷层(又称为介电层)。陶瓷层可以是组合件的顶部层且可包含卡盘的上部表面而不是放置在陶瓷层的上部表面上的导电涂层、突起等等。上部表面的导电涂层可通过也包含于多层组合件中的接地层、接地引脚等等连接到电接地。陶瓷层可由例如氧化铝、氮化铝、石英、SiO2(玻璃)等等的有用的陶瓷材料制成。必要时,陶瓷层可由单个(整体)材料层制成,或者可由两种或多种不同材料交替地制成,例如,多个不同材料层。陶瓷层的总厚度(具有一个或多个陶瓷材料层)可以是任何有效厚度,举例来说,在从1毫米到10毫米的范围中的厚度,例如,从1毫米到5毫米。
陶瓷层由基底层(简称为“基底”)在下方进行支撑,基底层通常由以下材料制成:金属,例如铝、铝合金、钛、不锈钢;陶瓷,例如氧化铝;金属基体复合材料;等等。
通常介于陶瓷层与基底之间的是以下各项中的一或多者:接合层(例如,聚合物粘合剂)、电极、接地层、允许电极及其它层起电作用的绝缘层或者额外电路系统。
本说明书的卡盘组合件包含跨越陶瓷层的上部表面的区域而分布的多个三维凸起的图案。凸起中的一或多个凸起是制成包含多个(至少两个)经沉积类金刚石碳层及经沉积基于硅的材料的多个(至少两个)经沉积层的多层结构,此类材料的一个实例是碳化硅。必要时,既不是经沉积基于硅的材料又不是类金刚石碳的其它层或材料可包含于多层凸起中,但实例性凸起并不需要任何其它材料或层。而且,包含如所描述的由多个经沉积基于硅的材料层及类金刚石碳层制成的一或多个凸起的卡盘组合件可任选地包含不由多个经沉积基于硅的材料层及类金刚石碳层制成的一或多个凸起,例如,由一或多种其它类型的陶瓷材料、介电材料或导电材料制成的一或多个凸起。
凸起的层或材料的总量可包括经沉积基于硅的材料及类金刚石碳、基本上由或者仅由经沉积基于硅的材料及类金刚石碳组成。举例来说,凸起可由经沉积基于硅的材料与类金刚石碳的交替层组成,即,可仅含有这两种材料的层。基本上由这两种类型的层组成的多层凸起是基于层的总数目而含有95%、98%或99%的结构的所有层的多层结构,所述层由经沉积基于硅的材料碳化物层及类金刚石碳层制成。另一选择是,基本上由经沉积基于硅的材料及类金刚石碳组成的多层凸起是指基于凸起的所有材料的总重量而含有至少95重量%、98重量%或99重量%的经沉积基于硅的材料及类金刚石碳的多层凸起。
类金刚石碳(也称为“DLC”)是一种已知材料,有时称为“CVD金刚石”(即,通过化学气相沉积来沉积的金刚石)。类金刚石碳是一种类型的或一个类别的非晶碳材料,其具有类似于金刚石的性质且含有sp2及sp3碳-碳原子间键两者的混合物。类金刚石碳可使用各种沉积方法中的任一种来沉积到衬底上,所述沉积方法包含化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)及物理气相沉积(PVD)等等。
用作如所描述的凸起的层的类金刚石碳可具相对高纯度,例如通过由至少90%、95%、98%或99%(原子)的碳原子形成。任选地,必要时,当通过沉积来制备材料时,类金刚石碳的物理性质或电性质可通过在类金刚石碳结构内包含原子掺杂剂、杂质或其它添加剂来调整。举例来说,如所描述的卡盘组合件的一或多个凸起的一或多个类金刚石碳层可经沉积以包含提高类金刚石碳层的导电率的掺杂剂材料,从而允许类金刚石碳层在如所描述的静电卡盘与由凸起支撑的晶片之间传导及传递电荷。
经沉积基于硅的材料是众所周知的固体材料,其含有与碳原子、氧原子及氮原子中的一者或其组合结合的大量硅原子。有用的或优选的经沉积基于硅的材料可大致上或全部由与碳原子、氧原子及氮原子中的一者或其组合结合的硅原子制成,例如,将含有至少90%、95%、98%、99%或99.5%(原子)的硅原子、碳原子、氧原子及氮原子。
已知的经沉积基于硅的材料的实例包含氮化硅(SiN)、碳化硅(SiC)、氧化硅(例如,二氧化硅SiO2)及氮氧化硅(SiON)。使用各种沉积方法中的任一种方法,这些材料可作为薄层(例如,以小于100微米的厚度)沉积到衬底上,所述沉积方法包含化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)等等。可使用各种已知图案涂覆技术中的任一种(例如光刻)对基于硅的材料进行图案涂覆。
根据如所描述的凸起的特定实例,经沉积基于硅的材料可以是碳化硅(SiC)。碳化硅可通过已知方法沉积到衬底上,例如通过化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、物理气相沉积(PVD)等等。可使用各种已知图案涂覆技术中的任一种(例如光刻)对碳化硅进行图案涂覆。
使用如所描述的方法,可以高纯度水平将经沉积基于硅的材料沉积到衬底上,例如通过由至少95%、98%或99%(原子)的基于硅的材料形成,例如:氮化硅(SiN)、碳化硅(SiC)、氧化硅(例如,二氧化硅SiO2)或氮氧化硅(SiON)。有用的或优选的凸起可含有多个碳化硅层,每一层具有相对高纯度,例如通过由至少95%、98%或99%(原子)的硅原子及碳原子形成。
可通过在陶瓷表面之上形成所期望凸起图案的任何方法来制备如所描述的凸起。有用的及优选的方法包含以下方法:使用等离子增强化学气相沉积,通过图案涂覆方法(例如光刻)在多层静电卡盘组合件的陶瓷表面的区域或其前体(陶瓷层)之上沉积彼此间隔开的凸起的图案。通过这些方法,经沉积基于硅的材料(例如,碳化硅)与类金刚石碳的经交替沉积层是使用含有用于形成个别凸起的多个开口的掩模来沉积的,例如,具有开口以形成至少一个凸起的光刻掩模,优选地,多个凸起的图案分布在陶瓷层的上部表面之上。每一经沉积凸起包含优选地在导致多层结构的稳定性的范围中的厚度的经沉积基于硅的材料(例如,碳化硅)层及类金刚石碳层。凸起的个别碳化硅层及类金刚石碳层的实例性厚度可从小于一微米到几微米,例如,从0.5微米到5微米,例如类金刚石碳层为1微米或2微米,并且经沉积基于硅的材料层为小于50微米。
凸起的基于硅的材料层及类金刚石碳层的厚度可影响凸起的物理稳定性。由于所述层由两种不同材料制成,并且由于每一层具有极小尺寸(长度、宽度及高度),因此在邻近层的不同材料的界面处存在热力学应力。应力可能造成多层凸起的潜在层分层或分离,从而导致凸起的退化或失去功能性。类金刚石碳层的大于约5微米的厚度有时可能产生一定量的应力,这可能造成多层凸起与具有较低厚度的层相比相对不太稳定。因此,优选类金刚石碳层可具有导致多层凸起的所期望稳定性的厚度,所述厚度可包含小于约5微米或小于约3微米的厚度。
先前(现有技术)类型的多层卡盘组合件设计的实例示意性地并以侧视横截面图展示在图1处。组合件100包含水平延伸的基底110及水平延伸的陶瓷层120,陶瓷层120具有界定主场122的上部经暴露表面。也可包含但并未图解说明其它任选层或结构,例如粘合剂(“接合”)层、电极层、接地层、上部表面处的导电涂层等等。凸起102包含底部碳化硅层104及类金刚石碳的上部层106,上部层106比下部碳化硅层薄。在使用期间,衬底(未展示)搁置在凸起102的上部表面上,与类金刚石碳层106接触。上部类金刚石涂覆层为约1微米厚,且下部碳化硅层具有从约6微米到约8微米的厚度。
图1的多层卡盘组合件100的实例性凸起供在夹持及移除衬底的许多周期中有效使用,所述凸起在相对较厚碳化硅基底顶端上由单个类金刚石碳层制成。然而,凸起102在使用期间在极大数目之此类周期中会遭遇磨损及劣化。本说明书的多层卡盘组合件设计的实例示意性地并以侧视横截面图方式展示在图2处。组合件200包含水平延伸的基底210及水平延伸的陶瓷层220,陶瓷层220具有界定主场222的上部经暴露表面。也可包含但并未图解说明其它任选层或结构,例如粘合剂(“接合”)层、电极层、接地层、上部表面处的导电涂层等等。
凸起202包含多个(至少两个或三个)碳化硅层204及多个(至少两个)类金刚石碳层206。如所图解说明,这包含上部(顶部)类金刚石碳层。在使用期间,衬底(未展示)搁置在凸起202的上部表面上,与类金刚石碳层206的顶部表面接触。具有如所描述且如图2处所展示的凸起的多层卡盘组合件相对于图1的在碳化硅基底顶端由单个类金刚石碳层制成的卡盘组合件而展现经改进耐久性及耐磨性,所述凸起包括多个碳化硅层及多个类金刚石碳层。
举例来说,当与非本实用新型设计的类似凸起相比时,凸起202可能够承受夹持及移除衬底的相当多个周期,称为“使用周期”。在使用周期中测量的如所描述的卡盘的凸起的使用寿命的改进量可取决于各种因素,其中重要因素是卡盘的凸起的类金刚石碳的层数目以及卡盘的凸起中存在的类金刚石碳的总量(总厚度)。当比较本实用新型卡盘(例如,图2的卡盘,其具有本实用新型凸起)与图1的卡盘(具有两个凸起层,一个碳化硅层及一个类金刚石碳层)的性能时,本实用新型卡盘将对于大致增加的使用周期数目有用,例如,使用周期数目的至少两倍或三倍。对于包含具有总共六个层的凸起的本实用新型卡盘,所述总共六个层包含三个碳化硅层及三个类金刚石碳层,使用周期数目的增加将是可使用图1卡盘执行的使用周期数目的至少两倍或三倍。
当比较本实用新型卡盘(例如,图2的卡盘,其具有本实用新型凸起)与具有类似凸起(就大小、形状以及卡盘的表面上的凸起的数目及位置来说类似)但完全由碳化硅(不具有任何类金刚石碳)制成的卡盘的性能时,本实用新型卡盘将展现使用周期数目的甚至更大增加,例如,使用周期数目的至少5倍、10倍或100倍。图2或如本文中以其它方式描述的凸起202可具有总数为任何有用数目的层、任何有用数目的由经沉积基于硅的材料制成的层(例如,碳化硅层)及任何有用数目的类金刚石碳层。
任选地,但在图2处未图解说明,不同材料的一或多个层可呈现为凸起的层,但无需其它层。实例性凸起可含有从4个到高达20个、25个、50个或100个层(总共),其中所述层中的至少两个层是碳化硅层(或者另一类型的经沉积基于硅的材料层)且所述层中的至少两个层是类金刚石碳层。实例性凸起含有多对(例如,2对、3对、5对、10对、25对或50对)经沉积基于硅的材料(例如,碳化硅)与类金刚石碳的交替层(例如,由所述交替层组成),其中在这些交替层之间不存在其它层或材料。
实例性凸起可由经沉积基于硅的材料(例如,碳化硅)与类金刚石碳的交替层组成。每一经沉积基于硅的材料层可优选地具有在从约1微米厚到约50微米的范围中的厚度,例如在从1微米到20微米、30微米、40微米或50微米的范围中的厚度。类金刚石碳层可具有在从1微米到5微米的范围中的厚度,或者以其它方式,如将展现层及多层凸起的有用稳定性。
作为一个特定实例,凸起(即,卡盘的多个凸起)可包含:底部层,其为具有约2微米的厚度的碳化硅;及顶部层,其为具有约2微米的厚度的类金刚石碳。介于底部碳化硅层与顶部类金刚石碳层之间的可以是多个碳化硅层,所述碳化硅层中的每一者可具高达约50微米的厚度,例如,从约1微米或2微米到高达约20微米、30微米、40微米或50微米厚。也介于顶部层与底部层之间的可以是多个类金刚石碳层,所述类金刚石碳层中的每一者可具在从1微米到5微米的范围中的厚度,例如,可具在从1微米到2微米厚度的范围中的厚度。多层凸起可由2个、3个、5个、6个、10个、25个或50个碳化硅与类金刚石碳的交替层对组成。
凸起的个别碳化硅层的厚度与凸起的类金刚石碳层的厚度的比率可在从1:1到10:1的范围中。凸起中碳化硅材料与类金刚石碳材料的总量(通过重量)的比率可在从1:1到10:1的相同范围中。在有用的多层凸起的不同实例中,所有碳化硅层均可具有相同厚度,或者不同碳化硅层可具有不同厚度。类似地,凸起的所有类金刚石碳层可具有相同厚度,或者不同类金刚石碳层可具有不同厚度。
静电卡盘的凸起可相对于静电卡盘的总表面积来定大小,并且以将在使用期间有效地支撑晶片的任何方式分布在上部陶瓷层的上部表面之上。相对于静电卡盘的总表面积,有用的凸起面积量(卡盘的凸起总面积)的实例可以是凸起的面积(在凸起的顶部表面处),其等于静电卡盘的上部表面的总表面积的约1%到约10%。每一突出部可具有有用直径,其中实例性直径是在从约0.5毫米到约1.5毫米的范围中,例如,从约0.75毫米到约1毫米。每一凸起的形状是三维的,且可以是任何有用形状,例如具有圆形上部表面的圆柱形形状。
突出部的高度可以是任何有用高度,例如在从5微米或10微米到高达20微米、30微米、50微米或100微米的范围中的高度。一般来说,特定静电卡盘的表面处的许多、大多数或所有突出部可具有相同高度,并且将具有相同数目及厚度的经沉积基于硅的材料层(例如,碳化硅层)及类金刚石碳层。
如所描述的卡盘组合件可在用于使用涉及使用静电卡盘的各种已知处理步骤中的任一步骤来处理工件的设备及工艺中使用。所描述卡盘及相关方法可尤其用于半导体晶片处理,但也可用于其它工艺。静电卡盘可与其搭配使用的设备及系统的实例包含:束线离子注入机、等离子掺杂离子注入机、等离子浸没离子注入系统、满溢(flood)离子注入机、聚焦等离子系统、调制等离子壳层的系统、蚀刻系统、基于光学的处理系统、化学气相沉积系统、涂覆系统、蚀刻系统、光刻系统以及用于处理半导体及微电子装置的其它装置或工具。
如所描述的静电卡盘的工艺及用途可涉及使用卡盘来夹紧(吸引)及松开(释放)衬底或工件。工艺或用途可包含导致工件的添加或产生热的那些工艺或用途。在一些工艺中,工件在进行啮合的同时在真空室中的减压环境中由卡盘固持,举例来说在反应性离子蚀刻(RIE)、等离子蚀刻、离子束蚀刻、蚀刻、物理气相沉积(PVD)、化学气相沉积(CVD)或其它工艺期间。在使用期间,或者在工艺期间,举例来说,静电卡盘可在夹紧步骤中保持衬底;经历涂覆、注入或其它处理;然后在松开步骤中释放衬底。可重复这些步骤或动作。
在第一方面中,静电卡盘组合件包括晶片支撑表面,所述晶片支撑表面包括陶瓷层,在所述陶瓷层的上部表面处具有至少一个凸起,所述凸起包括包含至少两个经沉积基于硅的材料层及至少两个类金刚石碳层的多个层。
根据第一方面所述的第二方面,其中所述凸起包括总共至少6个层,所述总共6个层包含至少3个经沉积基于硅的材料层及至少3个类金刚石碳层,每一碳化硅层及每一类金刚石碳层具有在从0.5微米到约3微米的范围中的厚度。
根据前述方面中任一方面所述的第三方面,其中所述凸起的顶部层是类金刚石碳层。
根据前述方面中任一方面所述的第四方面,其中所述经沉积基于硅的材料选自氮化硅(SiN)、碳化硅(SiC)、氧化硅(例如,二氧化硅SiO2)及氮氧化硅(SiON)。
根据前述方面中任一方面所述的第五方面,其中所述凸起由所述经沉积基于硅的材料与类金刚石碳的交替层组成。
根据前述方面中任一方面所述的第六方面,其中所述经沉积基于硅的材料是碳化硅。
根据前述方面中任一方面所述的第七方面,其中所述凸起包含多个碳化硅层及多个类金刚石碳层,每一碳化硅层及每一类金刚石碳层具有在从1微米到5微米的范围中的厚度。
根据第一到第五方面中任一方面所述的第八方面,其进一步包括多个凸起,每一凸起包括包含至少两个碳化硅层及至少两个类金刚石碳层的多个层。
根据前述方面中任一方面所述的第九方面,其中所述凸起包含总共4个到100个的碳化硅层及类金刚石碳层。
根据前述方面中任一方面所述的第十方面,其中所述凸起具有在从0.75微米到1.5毫米的范围中的直径。
根据前述方面中任一方面所述的第十一方面,其中所述凸起具有在从5微米到100微米的范围中的高度。
根据前述方面中任一方面所述的第十二方面,其中所述类金刚石碳含有原子掺杂剂以提高所述凸起的导电率。
根据前述方面中任一方面所述的第十三方面,其中所述凸起覆盖等于所述上部表面的总面积的1%到10%的面积。
根据第一方面所述的第十四方面,其进一步包括多个凸起,每一凸起由总共4个到100个的碳化硅层及类金刚石碳层组成,其中所述凸起覆盖等于所述上部表面的总面积的1%到10%的面积。
在第十五方面中,一种制备静电卡盘组合件的方法,所述静电卡盘组合件包括陶瓷层,在所述陶瓷层的上部表面处具有至少一个凸起,所述凸起包括包含至少两个经沉积基于硅的材料层及至少两个类金刚石碳层的多个层,所述方法包括通过沉积方法将所述凸起沉积到所述上部表面上。
根据第十五方面所述的第十六方面,其中所述沉积方法是等离子增强化学气相沉积。
根据第十五或第十六方面所述的第十七方面,其中所述沉积方法在掩模中通过开口来沉积所述经沉积基于硅的材料层及所述类金刚石碳层。
根据第十五到第十七方面中任一方面所述的第十八方面,其进一步包括通过对所述凸起进行图案涂覆以覆盖等于所述上部表面的总面积的1%到10%的面积的方法来沉积所述凸起。
根据第十五到第十八方面中任一方面所述的第十九方面,其进一步包括通过光刻方法来沉积所述凸起。
根据第十五到第十九方面中任一方面所述的第二十方面,其进一步包括将多个凸起沉积在所述表面上,每一凸起由总共4个到100的总碳化硅层及类金刚石碳层组成,其中所述凸起覆盖等于所述上部表面的总面积的1%到10%的面积。
Claims (9)
1.一种静电卡盘组合件,其特征在于,所述静电卡盘组合件包括晶片支撑表面,所述晶片支撑表面包括陶瓷层,在所述陶瓷层的上部表面处具有至少一个凸起,所述凸起包括包含至少两个经沉积基于硅的材料层及至少两个类金刚石碳层的多个层。
2.根据权利要求1所述的静电卡盘组合件,其特征在于,所述凸起包括总共至少6个层,
所述总共至少6个层包含至少3个经沉积基于硅的材料层及至少3个类金刚石碳层,每一碳化硅层及每一类金刚石碳层具有在从0.5微米到3微米的范围中的厚度。
3.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述凸起的顶部层是类金刚石碳层。
4.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述经沉积基于硅的材料选自氮化硅(SiN)、碳化硅(SiC)、氧化硅(例如,二氧化硅SiO2)及氮氧化硅(SiON)。
5.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述凸起由所述经沉积基于硅的材料与类金刚石碳的交替层组成。
6.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述凸起包含多个碳化硅层及多个类金刚石碳层,每一碳化硅层及每一类金刚石碳层具有在从1微米到5微米的范围中的厚度。
7.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述凸起包含总共4个到100个的碳化硅层及类金刚石碳层。
8.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述凸起覆盖等于所述上部表面的总面积的1%到10%的面积。
9.根据权利要求1或2所述的静电卡盘组合件,其特征在于,所述组合件进一步包括多个凸起,每一凸起由总共4个到100个的碳化硅层及类金刚石碳层组成,其中所述凸起覆盖等于所述上部表面的总面积的1%到10%的面积。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063073796P | 2020-09-02 | 2020-09-02 | |
US63/073,796 | 2020-09-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216389309U true CN216389309U (zh) | 2022-04-26 |
Family
ID=80358004
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122108858.8U Active CN216389309U (zh) | 2020-09-02 | 2021-09-02 | 静电卡盘组合件 |
CN202111026047.1A Pending CN114203613A (zh) | 2020-09-02 | 2021-09-02 | 静电卡盘组合件及其制备方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111026047.1A Pending CN114203613A (zh) | 2020-09-02 | 2021-09-02 | 静电卡盘组合件及其制备方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11612972B2 (zh) |
EP (1) | EP4208890A1 (zh) |
JP (1) | JP7499406B2 (zh) |
KR (1) | KR20230054860A (zh) |
CN (2) | CN216389309U (zh) |
TW (1) | TWI814072B (zh) |
WO (1) | WO2022051185A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4394504A1 (en) * | 2022-12-30 | 2024-07-03 | ASML Netherlands B.V. | Object holder |
EP4425259A1 (en) * | 2023-02-28 | 2024-09-04 | ASML Netherlands B.V. | Method of manufacturing an electrostatic object clamp, electrostatic object clamp and semiconductor processing apparatus |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237303A (ja) | 2000-02-22 | 2001-08-31 | Sumitomo Metal Ind Ltd | ウェハ用真空チャックおよびその製造方法 |
US20030107865A1 (en) * | 2000-12-11 | 2003-06-12 | Shinsuke Masuda | Wafer handling apparatus and method of manufacturing the same |
TWI475594B (zh) | 2008-05-19 | 2015-03-01 | Entegris Inc | 靜電夾頭 |
US8139340B2 (en) | 2009-01-20 | 2012-03-20 | Plasma-Therm Llc | Conductive seal ring electrostatic chuck |
US8531814B2 (en) | 2009-04-16 | 2013-09-10 | Varian Semiconductor Equipment Associates, Inc. | Removal of charge between a substrate and an electrostatic clamp |
US8861170B2 (en) * | 2009-05-15 | 2014-10-14 | Entegris, Inc. | Electrostatic chuck with photo-patternable soft protrusion contact surface |
JP5796076B2 (ja) | 2010-09-08 | 2015-10-21 | インテグリス・インコーポレーテッド | 高導電性静電チャック |
EP2927947B1 (en) | 2012-11-28 | 2020-05-06 | Kyocera Corporation | Placement member and method for manufacturing same |
JP6867149B2 (ja) | 2015-12-25 | 2021-04-28 | 日本特殊陶業株式会社 | 基板保持部材 |
JP2018006573A (ja) | 2016-07-01 | 2018-01-11 | 松田産業株式会社 | 静電チャック及びその製造方法並びに静電チャックの再生方法 |
US11086234B2 (en) | 2017-11-08 | 2021-08-10 | Asml Netherlands B.V. | Substrate holder and a method of manufacturing a device |
NL2022092A (en) | 2017-12-20 | 2019-07-02 | Asml Holding Nv | Lithography supports with defined burltop topography |
-
2021
- 2021-08-27 US US17/459,272 patent/US11612972B2/en active Active
- 2021-08-27 JP JP2023514720A patent/JP7499406B2/ja active Active
- 2021-08-27 KR KR1020237009684A patent/KR20230054860A/ko not_active Application Discontinuation
- 2021-08-27 WO PCT/US2021/047973 patent/WO2022051185A1/en unknown
- 2021-08-27 EP EP21864937.4A patent/EP4208890A1/en active Pending
- 2021-09-02 CN CN202122108858.8U patent/CN216389309U/zh active Active
- 2021-09-02 CN CN202111026047.1A patent/CN114203613A/zh active Pending
- 2021-09-02 TW TW110132550A patent/TWI814072B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI814072B (zh) | 2023-09-01 |
US11612972B2 (en) | 2023-03-28 |
JP2023542491A (ja) | 2023-10-10 |
CN114203613A (zh) | 2022-03-18 |
WO2022051185A1 (en) | 2022-03-10 |
TW202215595A (zh) | 2022-04-16 |
JP7499406B2 (ja) | 2024-06-13 |
US20220063035A1 (en) | 2022-03-03 |
EP4208890A1 (en) | 2023-07-12 |
KR20230054860A (ko) | 2023-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5492875B2 (ja) | 静電チャック | |
CN216389309U (zh) | 静电卡盘组合件 | |
TW590852B (en) | Electrostatic chuck having a low level of particle generation and method of fabricating same | |
CN103222043B (zh) | 一种高传导静电夹盘 | |
KR101731136B1 (ko) | 표면저항이 높은 정전 척 | |
US6215643B1 (en) | Electrostatic chuck and production method therefor | |
EP0794566A1 (en) | Wafer spacing mask for a substrate support chuck and method of fabricating same | |
EP0806793A2 (en) | Insulated wafer spacing mask for a substrate support chuck and method of fabricating same | |
WO1999053603A1 (en) | Electrostatic wafer clamp having low particulate contamination of wafers | |
US20030047283A1 (en) | Apparatus for supporting a substrate and method of fabricating same | |
EP0806798A2 (en) | Substrate support chuck having a contaminant containment layer and method of fabricating same | |
US6835415B2 (en) | Compliant layer chucking surface | |
US20230274967A1 (en) | Electrostatic chuck with a charge dissipation structure | |
US20230136703A1 (en) | Electrostatic chuck that includes upper ceramic layer that includes a dielectric layer, and related methods and structures | |
CN118696406A (zh) | 具有电荷消散结构的静电卡盘 | |
Blaedel et al. | Compliant layer chucking surface | |
KR20130123268A (ko) | 반도체 웨이퍼를 안정적으로 지지하기 위한 척 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |