CN216356781U - 集成的基于芯片的通信系统和医学成像装置 - Google Patents
集成的基于芯片的通信系统和医学成像装置 Download PDFInfo
- Publication number
- CN216356781U CN216356781U CN202120514043.7U CN202120514043U CN216356781U CN 216356781 U CN216356781 U CN 216356781U CN 202120514043 U CN202120514043 U CN 202120514043U CN 216356781 U CN216356781 U CN 216356781U
- Authority
- CN
- China
- Prior art keywords
- data
- crossbar
- communication system
- integrated chip
- based communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/542—Event management; Broadcasting; Multicasting; Notifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/26—Pc applications
- G05B2219/2652—Medical scanner
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Multimedia (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
本实用新型涉及一种集成的基于芯片的通信系统(20)。集成的基于芯片的通信系统(20)具有:多个源端口(S,S1,S2)和目标端口(A,B,C,D);交叉开关(3)或互连机构。交叉开关(3)或互连机构设立用于,基于由源端口(S,S1,S2)之一接收到的数据包的地址标头的地址矩阵,确定一个或多个目标端口(A,B,C,D)作为数据包的接收器,并且将数据包传送到所确定的接收器(A,B,C,D),和确定接收器(A,B,C,D)中的至少一个接收器的接收准备状态,并且根据所确定的接收准备状态来设计数据传输。也描述一种医学成像装置(50)。
Description
技术领域
本实用新型涉及一种集成的基于芯片的通信系统。此外,本实用新型涉及一种医学成像装置。另外,本实用新型涉及一种用于传输数据包的数据传输方法。
背景技术
在基于FPGA/ASIC的硬件的设计中,通常将如AHB、AXI4、Wishbone、 Avalon等的工业标准协议用于片上通信。这些协议提供多种配置选项。一种配置选项在此是所谓的内存映射通信,其中给全部用户分配一个地址空间,并且然后可以根据目标地址将数据写入到存储器/寄存器等中。在另一配置选项中,例如在AXI4中可以配置所谓的流模式,其中发送器始终发送到特定的接收器,而不使用寻址方法。然而,所提到的模式已经设定(projektiert)并且能够实施所述一种或者另一种方法。对应当使用哪种通信类型的基于数据包的决定在此是不可能的。因此在流通信中,例如不能传输配置。在协议中也没有规定同时向多个用户发送数据流。存在呈插入的开关矩阵的形式的扩展,但是所述扩展始终以固定参数化的方式实现1 对N关系。因此,基于数据包的多播是不可能的。
至今为止,在需要与用于配置的流数据通信时,已实现第二接口,例如地址数据总线。由此得到用于不同的通信方法的不同的运行时间。如果应改变在运行的数据流之内的配置,那么被操控的模块必须独立地注意: 是否可以立即实施所述配置或例如必须等待数据暂停。因此,在任何协议和任何扩展下都不可能进行基于数据包的多播。因此,通常使用所谓的菊花链,其中接收器将数据包在接收之后再次转发至下一用户。经由环形缓冲区的实现方式虽然可以实施具有多个用户的多播,但是不支持背压 (Backpressing),即如果用户不能接收数据包,那么该数据包不可避免地会丢失,并且必须跳过或再次请求。在此,必须通知其他收件人,必须丢弃已经接收的数据包。因此,管理明显更复杂。
实用新型内容
因此,本实用新型的目的是,研发更灵活的片上通信,所述片上通信也可实现所谓的多播数据传输。
所述目的通过一种集成的基于芯片的通信系统,通过一种医学成像装置以及通过一种数据传输方法来实现。
根据本实用新型的集成的基于芯片的通信系统具有多个源端口和目标端口和交叉开关(Crossbar)或互连机构(Interconnect)。交叉开关或互连机构设立用于,基于由源端口之一接收的数据包的地址标头的地址矩阵,确定一个或多个目标端口作为数据包的接收器,并且将数据包传送到所确定的接收器。通过在分配了目标端口矩阵的数据包中对地址标头的定义,可以基于数据包决定:要操控的目标端口是否是唯一的目标端口或是多个目标端口。因此,借助于交叉开关或互连机构可以基于数据包决定:操控哪些目标端口。
此外,交叉开关或互连机构设立用于,确定接收器中的至少一个接收器的接收准备状态,并且根据所确定的接收准备状态来设计数据传输。有利地,借助根据本实用新型的集成的基于芯片的通信系统可以实施所谓的多播通信,其中数据包精确地在同一时间点到达多个接收器。尤其可以实现实时通信,所述实时通信相对于大的且变化的延迟期是不敏感的。例如,借此能实现所谓的多播图像传输或触发事件。此外,不需要附加的配置接口,用于在流模式和内存映射通信之间进行切换。而且,不需要呈插入的开关矩阵的形式的附加的扩展,如其例如在图中图解说明。
根据本实用新型的医学成像装置具有:扫描单元,用于获取患者的原始数据;控制装置,用于操控扫描单元;和根据本实用新型的集成的基于芯片的通信系统。医学成像装置例如可以是磁共振断层扫描系统或是计算机断层扫描系统。
有利地,借助根据本实用新型的基于芯片的通信系统能实现同步地操控医学成像装置的扫描单元的各个子单元。例如,在磁共振断层扫描系统的情况下可以将各个线圈彼此同步地操控。也可以实现在不同空间中的图像拍摄的同步图像显示。
在计算机断层扫描系统的情况下可以同时地操控探测器元件,即使在操控这些探测器元件时出现不同的延迟时间也如此。
在用于在多个源端口和目标端口之间借助于交叉开关或互连机构传输数据包的根据本实用新型的数据传输方法中,基于由源端口之一接收的数据包的地址标头的地址矩阵,确定一个或多个目标端口作为数据包的接收器,并且将数据包传送到所确定的接收器。此外,确定接收器中的至少一个接收器的接收准备状态,并且根据所确定的接收准备状态来设计数据传输。根据本实用新型的数据传输方法共享集成的基于芯片的通信系统的优点。
本实用新型的其他特别有利的设计方案和改进方案在从属权利要求以及下面的说明书中得出,其中一个权利要求类别的权利要求也可以类似于另一权利要求类别的权利要求和说明书部分进行改进,并且尤其也可以将不同实施例或变型形式的各个特征组合成新的实施例或变型形式。
在根据本实用新型的集成的基于芯片的通信系统的一个变型形式中,交叉开关或互连机构设立用于,根据所确定的接收准备状态来设计数据传输,使得对于目标端口没有准备好接收的情况,中止将接收到的数据包向所述目标端口的传输。
如果继续将接收到的数据包传输至准备好接收的目标端口,那么可以有利地实现未延迟的、时间上同步的用于其余目标端口的数据传送,这例如在实时进行的多播过程中是必要的。
在根据本实用新型的集成的基于芯片的通信系统的一个设计方案中,交叉开关或互连机构设立用于,中止(auszusetzen)将接收到的数据包也向准备好接收的目标端口的传输,并且当所有目标端口再次准备好接收时,才继续传输。有利地,可以实现到所有目标端口的同步的数据传输。如果在目标端口出现流量阻塞,则不会丢失任何数据,而是会累积并同时到达所有目标端口。以这种方式保持所有数据尤其允许有效的故障查找。
在集成的基于芯片的通信系统的一个变型形式中,交叉开关或互连机构设立用于,将数据包以实时通信的方式同时传送至多个目标端口。有利地可实现同步的数据传输,这例如在多播图像传输中或在计算机断层扫描系统的情况下在实现用于多个收件人的触发事件时是必要的。
附图说明
本实用新型下面参照附图根据实施例再次详细阐述。在此,在不同的附图中,相同的组件设有相同的附图标记。附图通常并非是符合比例的。附图示出:
图1示意地示出常规的片上数据传输系统的一个实施例;
图2示出根据本实用新型的一个实施例的基于数据包的片上数据传输系统的示意图;
图3示出根据本实用新型的一个实施例的基于数据包的片上数据传输系统的示意图;
图4示出根据本实用新型的一个实施例的交叉开关的示意方框图;
图5示出根据本实用新型的CT系统的数据传输系统的示意图;
图6示出根据本实用新型的一个实施例的磁共振断层扫描系统。
具体实施方式
图1示出用于片上数据传输的常规的芯片装置10。芯片装置10包括多个源S、S1、S2,所述源将数据传送至接收器A、B、C。数据的传递借助于交叉开关1和分离单元(Spliteinheit)2进行。在图1中示出的装置 10能够在多播运行MC中以及在单播运行UC中运行。在多播运行MC(由具有实线的箭头象征性地表示)中,例如数据由发送器S首先传输至交叉开关1。由交叉开关1将数据传送至分离单元2,所述分离单元于是将数据分别分配给三个不同的接收器A、B、C。单播运行也是可能的。例如,那么由发送器S1将数据借助于交叉开关1直接传送至接收器A,而不使用分离单元2(由交替地具有虚线和点线的箭头象征性地表示)。同时,数据在单播模式UC中也可以由发送器S2经由交叉开关1传送至接收器 C(由具有点线的箭头象征性地表示)。在传送至接收器A之后,由发送器S1将数据在单播模式UC中传送至接收器B(由具有虚线的箭头象征性地表示)。
在图2中图解说明根据本实用新型的一个实施例的基于数据包的片上数据传输系统20的示意图。与在常规的装置10中不同,多播数据传输仅借助于交叉开关3进行。传输在此借助于面向数据包的数据协议进行。数据包在其标头中具有地址信息。地址数据由交叉开关从相应的数据包的标头中读取并且将数据包根据所读取的地址传送至相关联的接收器A、B、 C。不需要如在图1中的分离单元2。
在图3中图解说明的装置20中再次示出在图2中已经示出的交叉开关3。数据包在此同样在多播方法MC中至少部分地传送至与在图2中不同的接收器。为此,由交叉开关3根据所接收的地址将数据包传送至与所述地址相关联的接收器A、D。
在图4中示出根据本实用新型的一个实施例的交叉开关3。交叉开关例如可以装入磁共振断层扫描系统或计算机断层扫描系统中。
计算机断层扫描系统具有多个模块式的探测器器件,借助所述探测器器件检测检查对象(未示出)的原始数据。根据本实用新型的交叉开关3 的应用在于,在多播方法中同时向探测器传送指令,从而同时激活多个探测器模块
交叉开关3在本实施方式中包括真正的交叉开关3a以及在其上游连接的子模块3b。子模块3b包括输入端31和输出端32,在所述输入端和所述输出端处根据所述特定的实施例将积聚的数据暂存在等候队列中,直至所述数据可以由构成为交叉开关的电路装置3转发至相应的输出端。为此使用的模块例如构成为所谓的FIFO存储器(FIFO=first infirst out(先进先出))。即首先到达的数据也首先被转发。真正的电路装置或交叉开关 3a包括多路复用器单元33,所述多路复用器单元根据特定的优先级规则将输入端和输出端31、32互连。在此,在该具体的实施例的情况下,每个输入端31可以连接到每个输出端32,并且反之亦然。由仲裁器34,所谓的仲裁电路做出决定:根据哪个优先级将哪个输入端31连接到哪个输出端32。例如,所述决定可以根据固定规定的优先级来控制多路复用电路或多路复用器单元33。但是,所述决定也可以为输入端和输出端分配动态变换的优先级。基于在数据结构中、特别是在传输的数据包的标头中包含的信息可以控制互连。
交叉开关3可实现使用一类总线系统,借助所述总线系统可以将来自通信接口的信息和数据在共同的总线系统中捆绑。由此,能够实现将物理接口与逻辑功能解耦。
在CT系统中,在扫描单元(参见图5)中安装所谓的印刷电路板(Flachbaugruppen)作为探测器电路。此外存在主电路,所述主电路将各个印刷电路板或探测器电路彼此连接。
在印刷电路板的FPGA中,下面也称为DSC(数据流收集器、数据流收集器电路),以及在与所述器件DSC连接的主电路DSM(数据流主电路,数据流主机)中实现电路装置20,所述电路装置包括交叉开关或交换器(Switch)3。首先在所述电路装置3处连接印刷电路板的所有功能单元。所述电路装置3是中央元件,所述中央元件在研发过程中可用于集成,可以用在生产制造中,也可以在临床应用中用于CT系统中的诊断。
系统中的所有功能块例如有利地具有相同的通信接口,这简化新功能的添加并且可实现模块化系统。因此,每个功能块可以与任意其他功能块连通。
为了改善系统的可观察性还可以集成如下功能块,借助于所述功能块将总线系统例如连接于标准PC接口(以太网)。由此通过将功能划分为各个功能块并且通过引入总线系统实现解决复杂情况。
如已经提到的,在系统中得出可控制的时间相关性(阻塞,数据无法在系统中超越自身)。因此,实现在各个组件之间具有小的易出错性的简单的接口。因为所有功能块或传输段以不同的速度工作,所以分块是有必要的。这确保在数据传输时的必要的灵活性。在交叉开关3之内,在端口的每个输入和输出端处实现FIFO。借助所述异步的FIFO,不仅跨时钟域 (Clock Domain Crossing)是可行的,而且还可以借此实现分块。通过评估“FIFO几乎已满=未准备就绪”来通知“源”,即发送器:“目标”,即接收器的存储器可能很快全满。即距离“源”必须中止其数据传输还有一定时间。一旦准备就绪(即不再是几乎已满的),就允许再次以全速写入。
通过访问总线系统可行的是,控制并在必要时观察每个单独的功能块。由此实现观察系统中的信息或图像数据、状态数据等的可行性。如已经提到的那样,尤其可以实现实时通信而无需耗费的同步。
图5示意地示出具有用于探测器数据以及控制数据或状态数据的数据传输系统的CT系统50的一个实施方式的构造。
控制装置51包括终端503,在本实施例中为PC。终端503经由用于传输控制数据CTRL以及用于接收检查对象的原始数据的接口511连接于扫描单元52。扫描单元52包括多个探测器或由所述探测器包括的模块电子装置ME1、……、ME48,分别与一组模块电子装置相关联的数据流收集器DSC 501(下面也使用术语DSC-PCBA=电子数据流收集器组件)以及数字数据流主机DSM 502(下面也使用术语DSM-PCBA=电子数据流主机组件)。控制装置51的电子DSM组件DSM-PCBA 502还具有多个串行接口SERIAL DATA 504,用于将串行数据传输至数据流收集器501。
扫描单元52的DSM-PCBA 502的数据由扫描单元52的DSC-PCBA 501经由串行数据接口504接收并且转发至各个探测器元件或模块电子装置ME 1至ME 48。相反地,数据也从探测器单元ME 1、……、ME 48 或扫描单元52的DSC 501经由串行接口504发送至扫描单元52的DSM 502并且从那里发送至其他DSC 501或发送回控制装置51的PC 503。
扫描单元52的主机电路DSM 502也包括根据本实用新型的通信电路 20,所述通信电路控制在扫描单元52的DSC 501和控制装置51的PC 503 之间的数据流。尤其地,借助于根据本实用新型的通信电路20可以实现在控制装置51和扫描单元52的器件之间的实时通信,所述实时通信相对于变化的延迟期(Latenzen)是不敏感的。例如,可以实现将控制命令精确地同时传输至多个探测器元件ME1、……、ME48,由此可以实现CT 系统的改善的图像质量。
在图6中描述根据本实用新型的一个实施例的磁共振断层扫描系统 60,简称MR系统。MR系统60包括在不同空间中的多个图像显示单元 614a(然而示出仅一个图像显示单元),其中图6中的空间分离借助在图6 的图像中部以及右边缘处的虚线的竖直线表明。例如,图像显示单元614a 直接位于在图6中在图像右侧示出的检查空间中的MR系统60的扫描单元(未示出)处。
此外,MR系统60也具有在图像左侧示出的技术空间,在所述技术空间中安置有用于控制MR系统60的计算机单元61c。计算机单元61c 经由USB数据传输接口与微控制器61a连接。微控制器经由以太网接口 611与位于技术空间中的主机单元61连通。为了在计算机单元61c和在技术空间之外安置的图像显示单元614a之间的通信,MR系统60包括主从系统61、62,其具有已经提到的主机单元61和多个从属单元62,其中为了概览性在图6中示出仅一个从属单元62。
从属单元62中的一个从属单元例如位于检查空间中,在所述检查空间中设置有MR系统60的扫描单元,并且另一从属单元例如位于观察空间中,MR系统的操作人员在成像期间停留在所述观察空间中。
已经提到的计算机单元61c经由图像数据接口614也直接连接于主机单元61,以便将图像数据传输至主机单元61。
主机单元61还包括存储器615和HSSL接口616,用于将图像数据传送至从属单元62,这其中在图6中示出仅一个从属单元62。主机单元61 的各个子单元611、614、615、616经由根据本实用新型的交叉开关613 彼此连接。从属单元62同样包括这种交叉开关613,在所述交叉开关处类似于主机单元61连接有显示接口614、数据存储器615和两个HSSL 接口616(HSSL=high speed serial link(高速串行链路))以传输图像数据。另一从属单元62(未示出)可以经由在图6中示出的从属单元62的右侧的HSSL接口与主从系统连接。
如果现在由计算机61c产生要显示的图像数据,那么可以将所述图像数据经由主机单元61转发至在图6中在图像右半部示出的从属单元62。在从属单元62中将图像数据经由根据本实用新型的交叉机构613转发至图像数据接口614并且从所述图像数据接口转发至图像显示单元614a。以这种方式能将图像数据同时在不同空间中示出。医务人员在其方面也可以经由屏幕显示器614a进行输入,所述屏幕显示器例如构成为触摸屏。这些命令可以经由从属单元62传送至主机单元61并且从那里经由微控制器 61a转发至MR系统60的计算机单元61c。相应的交叉开关613可以基于数据包决定:分别操控哪个目标,使得数据传送可以限于预定的目标并且可以将图像数据同时在不同的图像显示器614a上显示。
最后再次指出,前面详细描述的设备和方法仅是实施例,所述实施例可以由本领域技术人员以不同方式修改,而不会脱离本实用新型的范围。此外,不定冠词“一”或“一个”的使用不排除,相关特征也可以多次存在。同样地,表述“单元”不排除,所述单元由多个组件组成,所述多个组件必要时也可以是在空间上分布的。
Claims (7)
1.一种集成的基于芯片的通信系统(20),具有:
-多个源端口(S,S1,S2)和目标端口(A,B,C,D),
-交叉开关(3)或互连机构,
其特征在于,
所述交叉开关(3)或互连机构设立用于
-基于由所述源端口之一接收的数据包的地址标头的地址矩阵,确定一个或多个目标端口(A,B,C,D)作为所述数据包的接收器,并且将所述数据包传送到所确定的接收器(A,B,C,D),
-确定所述接收器(A,B,C,D)中的至少一个接收器的接收准备状态,并且根据所确定的接收准备状态来设计数据传输。
2.根据权利要求1所述的集成的基于芯片的通信系统,
其中所述交叉开关(3)或所述互连机构设立用于,根据所确定的接收准备状态来设计数据传输,使得对于至少一个目标端口(A,B,C,D)没有准备好接收的情况,中止将接收到的数据包向所述目标端口(A,B,C,D)的传输。
3.根据权利要求2所述的集成的基于芯片的通信系统,
其中所述交叉开关(3)或所述互连机构设立用于,也中止将接收到的数据包向准备好接收的目标端口(A,B,C,D)的传输,并且当所有目标端口(A,B,C,D)再次准备好接收时,才继续所述传输。
4.根据权利要求2所述的集成的基于芯片的通信系统,
其中所述交叉开关(3)或所述互连机构设立用于,继续将接收到的数据包向准备好接收的目标端口(A,B,C,D)传输。
5.根据上述权利要求中任一项所述的集成的基于芯片的通信系统,
其中所述交叉开关(3)或所述互连机构设立用于,将数据包以实时通信的形式同时向多个目标端口(A,B,C,D)传送。
6.一种医学成像装置(50),具有:
-扫描单元(52),用于获取患者(P)的原始数据,
-控制装置(51),用于操控所述扫描单元(52),
其特征在于,
所述医学成像装置具有根据权利要求1至5中任一项所述的集成的基于芯片的通信系统(20)。
7.根据权利要求6所述的医学成像装置,其特征在于,具有下述系统中的至少一个:
-磁共振断层扫描系统;
-计算机断层扫描系统。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020203113.4 | 2020-03-11 | ||
DE102020203113.4A DE102020203113A1 (de) | 2020-03-11 | 2020-03-11 | Paketbasiertes Multicast-Kommunikationssystem |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216356781U true CN216356781U (zh) | 2022-04-19 |
Family
ID=77456993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120514043.7U Active CN216356781U (zh) | 2020-03-11 | 2021-03-11 | 集成的基于芯片的通信系统和医学成像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210286659A1 (zh) |
CN (1) | CN216356781U (zh) |
DE (1) | DE102020203113A1 (zh) |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185629B1 (en) * | 1994-03-08 | 2001-02-06 | Texas Instruments Incorporated | Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time |
US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US6157955A (en) * | 1998-06-15 | 2000-12-05 | Intel Corporation | Packet processing system including a policy engine having a classification unit |
US7028182B1 (en) * | 1999-02-19 | 2006-04-11 | Nexsys Electronics, Inc. | Secure network system and method for transfer of medical information |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
US7043673B1 (en) * | 2001-08-03 | 2006-05-09 | Netlogic Microsystems, Inc. | Content addressable memory with priority-biased error detection sequencing |
US20070219771A1 (en) | 2005-12-01 | 2007-09-20 | Verheyen Henry T | Branching and Behavioral Partitioning for a VLIW Processor |
US8390325B2 (en) * | 2006-06-21 | 2013-03-05 | Element Cxi, Llc | Reconfigurable integrated circuit architecture with on-chip configuration and reconfiguration |
US8395414B2 (en) * | 2006-06-21 | 2013-03-12 | Element Cxi, Llc | Hierarchically-scalable reconfigurable integrated circuit architecture with unit delay modules |
US8456191B2 (en) * | 2006-06-21 | 2013-06-04 | Element Cxi, Llc | Data-driven integrated circuit architecture |
US8407429B2 (en) * | 2006-06-21 | 2013-03-26 | Element Cxi, Llc | Multi-context configurable memory controller |
US20080056192A1 (en) * | 2006-08-31 | 2008-03-06 | Piping Hot Networks Limited | Latency reduction by adaptive packet fragmentation |
US8255607B2 (en) * | 2009-11-05 | 2012-08-28 | Emulex Design & Manufacturing Corporation | SAS expander-based SAS/SATA bridging |
US9432298B1 (en) * | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
US8966457B2 (en) * | 2011-11-15 | 2015-02-24 | Global Supercomputing Corporation | Method and system for converting a single-threaded software program into an application-specific supercomputer |
US20210001810A1 (en) * | 2019-07-02 | 2021-01-07 | Duelight Llc | System, method, and computer program for enabling operation based on user authorization |
US10083200B2 (en) * | 2013-03-14 | 2018-09-25 | Cavium, Inc. | Batch incremental update |
US9531647B1 (en) * | 2013-03-15 | 2016-12-27 | Cavium, Inc. | Multi-host processing |
US9276846B2 (en) * | 2013-03-15 | 2016-03-01 | Cavium, Inc. | Packet extraction optimization in a network processor |
EP2974280B1 (en) * | 2013-03-15 | 2021-11-24 | Rambus Inc. | Threshold-monitoring, conditional-reset image sensor |
KR102292050B1 (ko) * | 2015-07-21 | 2021-08-23 | 삼성전자주식회사 | 데이터 전송 방법 및 이를 수행하는 전자 장치 |
CN112087394A (zh) * | 2017-02-17 | 2020-12-15 | 华为技术有限公司 | 一种报文处理方法及装置 |
JP6833644B2 (ja) * | 2017-09-13 | 2021-02-24 | 株式会社東芝 | 転送装置、転送方法及びプログラム |
US11274929B1 (en) * | 2017-10-17 | 2022-03-15 | AI Incorporated | Method for constructing a map while performing work |
WO2020067782A1 (en) * | 2018-09-28 | 2020-04-02 | Samsung Electronics Co., Ltd. | Method and device for transmitting or receiving groupcast feedback in wireless cellular communication system |
US11594090B2 (en) * | 2019-01-03 | 2023-02-28 | Lucomm Technologies, Inc. | Robotic post |
CA3124355A1 (en) | 2019-02-06 | 2020-08-13 | Fermat International, Inc. | Analytics, algorithm architecture, and data processing system and method |
US10630606B1 (en) * | 2019-03-18 | 2020-04-21 | Brightways Corporation | System, method and architecture for data center network switching |
EP3860063A1 (en) * | 2020-01-31 | 2021-08-04 | ADVA Optical Networking SE | A method and apparatus for correcting a packet delay variation |
US11955174B2 (en) * | 2020-02-26 | 2024-04-09 | Arista Networks, Inc. | Selectively connectable content-addressable memory |
-
2020
- 2020-03-11 DE DE102020203113.4A patent/DE102020203113A1/de active Pending
-
2021
- 2021-03-10 US US17/197,214 patent/US20210286659A1/en active Pending
- 2021-03-11 CN CN202120514043.7U patent/CN216356781U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20210286659A1 (en) | 2021-09-16 |
DE102020203113A1 (de) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1775897B1 (en) | Interleaving in a NoC (Network on Chip) employing the AXI protocol | |
KR20030085141A (ko) | 지연 시간 보상 코어, 병렬-직렬 구조 시스템 및 지연시간 보상 방법 | |
US9582440B2 (en) | Credit based low-latency arbitration with data transfer | |
US6633580B1 (en) | N×N crossbar packet switch | |
US20050210177A1 (en) | Switch configurable for a plurality of communication protocols | |
Saastamoinen et al. | Interconnect IP node for future system-on-chip designs | |
WO2006072060A9 (en) | Arbitrating virtual channel transmit queues in a switched fabric network | |
JP2002531891A (ja) | 集積回路デバイスで機能ブロックを集積化するための並行シリアルインタコネクト | |
EP1841152A1 (en) | System and method for redundant switched communications | |
US20070121630A1 (en) | Method and switch for broadcasting packets | |
JP2006087093A (ja) | 出力バッファを使用するパケット伝送 | |
Wu | Felix: the new detector interface for the atlas experiment | |
CN101427535A (zh) | 具有消息的端到端流控制的电子设备 | |
KR101495811B1 (ko) | 고속의 패킷 라우팅 시스템 장치 및 방법 | |
CN216356781U (zh) | 集成的基于芯片的通信系统和医学成像装置 | |
JP2009253422A (ja) | セル分散型スイッチファブリック | |
CN112073336A (zh) | 基于AXI4 Stream接口协议的高性能数据交换系统及方法 | |
US7218638B2 (en) | Switch operation scheduling mechanism with concurrent connection and queue scheduling | |
WO2010004257A1 (en) | Switching device, method and computer program | |
KR20030084971A (ko) | 통신 시스템 | |
US7313146B2 (en) | Transparent data format within host device supporting differing transaction types | |
US7272151B2 (en) | Centralized switching fabric scheduler supporting simultaneous updates | |
US7404020B2 (en) | Integrated fibre channel fabric controller | |
RU175049U9 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire | |
US11184290B2 (en) | Priority-based arbitration for parallel multicast routing with self-directed data packets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |